1、混合信号桥接模拟中英文对照外文翻译文献中英文对照外文翻译文献(文档含英文原文和中文翻译)译文：桥接模拟与数字世界之间的鸿沟大多数应用程序要求模拟和数字功能的并存，把此功能结合在单一芯片上的好处是很明显的。然而，这样的混合信号集成也向人们提出了重大挑战。此外，数字和模拟功能往往以不同的速度进行发展，但混合信号在如工业，汽车和医疗行业的解决方案在关键时期必须保持是能用的。最新的混合信号半导体工艺正在着力解决这些问题，本文将着重于当具体指定集成混合信号解决方案时设计者应考虑的一些问题。在现实世界中混合信号的解决方案系统设计人员经常从一个给定设计的模拟区域中进行数字区域的分区，这样做有多种原因：这两种
2、技术混合组件的可用性，数字化设计的复杂性或作为标准产品的纯数字处理部分的存在。在集成电路里配置模拟器件确实能让系统设计师降低整个模块的成本。此集成方法在诸如信或计算机等先进领域通常是难以实现的，但对于更成熟的或传统的市场，如汽车，医疗和工业是有实际意义的。对于这些成熟市场的大部分应用，数字化功能研究者正在寻找曾是纯模拟设计的方法。添加数字功能到模拟设计，部分上帮助了开发新的工艺技术，该工艺可以处理短信道，快速转换数字晶体管和高电压模拟晶体管。例如，AMI半导体公司最新的混合信号技术提供了在相同的设计平台上的数字和模拟集成功能。 I3T技术系列是基于0.35微米的补充金属氧化物半导体(晶体管型)
3、的。有些人认为从一个纯粹的数字设计师的角度来看，这项技术已经过时，但它却是处在汽车，工业和医疗行业的最前沿的技术。这种可选特性使真正的片上系统的设计能实现以下功能，包括高电压接口可达80伏，微处理性能可达32位，无线性能可达2.8千兆/赫兹，以及复杂逻辑设计可达每平方15 000个门电路。除了这些功能之外，使非易失性存储器的融合成为可能：电可擦可编程只读存储器可达4 千字节，快闪记忆体高达半兆位或生产一次性编程（OTP）的应用程序。能够在一个芯片上集成所有这些功能使客户有可能免受独立非易失性存储器市场过时的影响，该市场或多或少会受电脑市场的驱动。例如，当我们考虑汽车原始设备制造商的重新排位模块
4、的成本时，这样做的好处是非常明显的。当考虑嵌入到汽车的应用模块的寿命长度时，当病人在工业环境下或医学自我治疗设备上的花费是一个重要的考虑因素时，这也是很有意义的。不过从数字到模拟的鸿沟缩小在单一芯片上时必定会有问题发生。例如，来自高速数字电路上时钟的噪声会干扰模拟功能的敏感区域。此外，高功率模拟功能的开关电流可干扰低压数字处理器。我们的目标是保护低压晶体管电场效应的电压从10至高于30倍变化。这些重要的问题不是没有解决方案的。例如，一个I3T家庭使用的最新版本，I3T50的贸工部，使用的是深沟槽隔离技术。这种技术采用了一系列深入到IC基板的隔离壕沟，有效地创建了片上的用于细致地控制噪声和电源参
5、数的“口袋”。 深槽技术除具保护功能外，也有助于减少晶片面积，方法是应用低压地区的高电压模拟口袋的密集包装工艺。可以通过使用标准结隔离技术获得超过预计的10至60的使用面积。如前所述，系统设计师使用这些市场中的深亚微米技术的原因是常连接这些技术的设备的可用性，而不是应用程序本身的复杂性。在许多情况下，由一个8位微控制器，或32位高端应用程序可解决应用程序本身的复杂性。作为0.35微米I3T的产品是能够管理一个成本合理的集成环境的。如图1.9所示为一个现实的混合信号片上系统的典型应用框图。 图1.9 混合信号片上系统的框图基本上，该芯片通过一些数字化处理，集成了从传感器到执行机构系统的功能。传统
6、的混合信号技术允许如放大器，模数转换器（ADC）和过滤器等模拟控制和信号处理功能与如微控制器，存储器，定时器和在一个单一的、定制的芯片上的逻辑控制功能等数字功能相结合，处理算法或数学计算的所有信号都是以数字方式进行的，所以当通过微控制器提交用于比较或处理的数据时，所有信号的模拟向数字转换都是强制性的。但是模拟高压信号转换成数字输出信号时需要驱动器或负载。最近期的混合信号技术AMIS的发展，大大简化了这种驱动功能的实施。该技术是通过允许更高电压功能集成到具有要求相对较低电压的传统混合信号功能的一个IC上。这种高压混合信号技术与汽车电子应用尤为相关，该领域需要更高的输出电压，用于驱动电机或继电器，
7、将模拟信号调节功能和复杂的数字处理结合起来。混合信号电路设计的发展趋势是添加一些中央处理电路的类型到模拟电路。对于许多应用程序，如8051或6502的8位微控制器核是智能处理器的合适选择。 8位仍然是最流行的选择，因为片上系统的这种类型并不是要取代复杂的高端中央微处理器，而是将更多的权力下放或控制如在本地的（尽可能接近传感器）传感器调制电路的简单智能的应用去控制继电器或马达。一个汽车的例子是当转动方向盘以提高驾驶员的安全和改善视野时，车的大灯会横向发光。当通过串行链路（在执行LIN或I2C协议的大部分时间）时，传感器的输入来自转向角传感器输入，片上系统将与具有控制电机运动的一套板上算法相近。对
8、于需要更多计算能力的高端应用，转移到ARM处理器是有可能的。这将创建一个高端的解决方案（最新的成熟市场），这方案持续时间将超出应用程序的寿命，因为微控制器将是一个具有模拟模块功能的集成电路的一小部分。为了了解多大的几何区域能更适合一些混合信号应用，人们需要了解其涉及的所有特征。下面我们将讨论七个关键特征，然而，这绝对不是全面的。1混合信号应用器件的门和内存大小影响成本。门和内存大小影响成本是因为大多数混合信号器件的内核是被限制的。这与全数字电路是大不相同的。很多时候，全数字化的设备将有很多的输入输出设备，这些设备上的垫的数量决定了外围数量，也因此决定了区域大小。这对混合信号设备来说是很少见的情
9、况。对于数字单元块中的大部分区域来说，能够非常接近预期的节约面积。人们期望，0.25微米的单元能够比具有等效功能的0.35微米单元小51。如下列公式所示：即使这归数字单元持有，但我们看到的模拟单元将是一个完全不同的区域。因此，数字内容（包括内存）的数量对确定应用程序的最好技术是很关键的。2因为几何寄生而减缓降低。这对数字和模拟设计师来说都是好消息。这转化为高带宽和高数据传输速率是可以理解的。虽然每门电路或互连电阻的寄生电容的大小在几何跌幅里是最稳较低的，但它也较难预测。这可能会导致模拟建模问题和加强对仔细了解寄生的需要。3跨导的特点是跨栅极和源极之间的漏电流和电压的关系。因为几何降低而跨导越高
10、。这对模拟和数字域都是好消息，在域里小电导与电容相互作用以创建更小的带宽，因此也降低数据率。众所周知，几何降低也能降低设备的电压限。在纯数字的世界，有几种有益的方式：降低功率和减少辐射。唯一的缺点是在大多数数字电路里需要多个电压轨。在模拟域，积蓄力量是有，但操作范围的减少使设计任务更加艰难。对模拟设计师来说，偏置电路在VT + 2Von和Vdd（VT + 2Von）之间是相当普遍的。不幸的是，阈值电压VT与几何规模不匹配。换句话说，因为工艺减缩使得电压的操作范围变小。这意味着电路的模拟部分必须更严格的控制，使其转化为更大型、更匹配晶体管。4因为工艺减缩使通道电阻更低。虽然这听起来像是一件好事，
11、而且对于数字电路，在模拟域，它一般能将晶体管增益降低。但在电路中，低增益可能意味着多个阶段。5更小几何尺寸的线性也成为模拟设计中的一个考虑因素。通常非线性问题都通过电路规模的增长而解决的。从这样的一个例子可以看出，对于D / A和A / D转换器，其性能对电路的规模非常重要。6对模拟设计者来说，以更小规模工艺实现电路而产生的噪声能够引发问题。通常由于产生更多噪音的大型和高速数字电路使情况更糟。较小的工作电压范围，对设计师也是挑战。在模拟电路，由于信号电平降低，信噪比变得更糟，但噪音电平实际上可能上升。7更小规模的模拟电路模型是有问题的。这在很大程度上是由于较低水平的可预测性和寄生的性质，也有些
12、是由于技术的成熟引起的。这当然随着技术的发展而提高。因为上面列出的这些项目对理解几何过程缩小是很重要的，实际上，模拟规模变得更大，更难。这必须通过增加要使用的晶体管，电容器和电阻的大小来补偿。移动较小的技术时，只有当应用程序的性能有要求时，才转向使用小规模工艺。对于大多数的混合信号片上系统器件，将受设计中数字电路门数和内存容量的驱动。只在有重要的数字内容，你才应该考虑小型化工艺。结论新一代的混合信号处理技术已远远进入深亚微米世界，在这世界里，添加数字电路和内核到模拟专用集成电路已经成为一种成本效益法。随着数字化进程能力的增强和数字化处理马力逐渐变得易于使用，早在信号路径中，许多模拟功能被转换成
13、数字信号。这种方法的优点是，数字滤波器和数字控制元件对由老化引起的漂移误差，工艺变化或温度变化已经再不敏感。其结果是产生一个比模拟方法更健壮的设计。锁相环一个锁相环或锁相回路（PLL）是一个产生相位与输入“参考”信号相位相关的输出信号的相位控制系统。它是一种由可变频率振荡器和相位检测器组成的电子电路。此电路输入信号的相位与它的输出振荡器产生的信号的相位相比较，以调整其振荡器的频率保持相位匹配。来自相位检测器的信号用于控制反馈环路中的振荡器。频率是相位的阶段衍生。保持锁相阶段的输入和输出相位意味着保持锁相阶段的输入和输出频率。因此，锁相环可以跟踪输入信号频率，或者可以产生是输入频率的倍数的频率。
14、前者用于解调，后者用于间接频率合成。锁相环被广泛运用在广播，通信，计算机及其他电子领域。它们可以在噪音信道恢复信号，产生多个输入频率的稳定频率（频率合成），或在如微处理器等的数字逻辑设计中分布时钟定时频率。因为单一的集成电路可以提供一个完整的锁相环模块，所以该技术被广泛应用于现代电子设备中，实现输出频率从一赫兹到千兆赫兹。实践类比汽车比赛的比喻对于一个正在进行的实际的想法，类比于汽车比赛。有很多车，每个人都希望尽可能快的在轨道绕行。每圈对应一个完整的周期，每辆车将每小时完成几十圈。每小时的圈数（速度）对应角速度（即频率），但轨道（距离）对应相位（转换因子是围绕轨道环的距离）。在比赛期间，每辆车
15、在自己的轨道上，并试图击败在场上的其他汽车，每辆汽车的位置不同。然而，如果发生意外，一辆开路车以安全的速度出来。没有赛车允许开路车（或在他们面前的赛车）通过，但每个赛车要尽可能接近开路车。即使在赛道上，开路车只是一个参考，赛车成为锁相环。每个司机将测量他和开路车之间的相位差（圈中的距离）。如果司机发现很远，他会增加他的发动机转速，以缩小差距。如果他离开路车距离太近，他将减速。结果是所有赛车与开路车相位锁定。车在一圈的一个小部分绕行。时钟的比喻相位时间成正比，所以相位可以是一个时间差。钟表以不同程度的精确性，相位锁定于（锁定时间）主时钟。离开自己的位置，每个时钟将会以略有不同的比率记录时间。例如
16、，墙上的时钟与NIST的参考时钟相比，可能每小时快几秒钟。随着时间的推移，将成为巨大的时间差。为了保持时钟同步，主人每星期将挂钟时间与更精确的时钟比较（相位比较），将他的时钟校准。除此之外，挂钟与参考时钟将以每小时相同的秒数继续偏离。有些钟表有计时调整（快慢控制）。当主人将他的挂钟时间与参考时间相比时，他发现，他的时钟太快了。因此，他可以打开计时机调整器进行微调使时钟运行速度稍慢。如果操作顺利实施，他的时钟将更加准确。通过每周一系列的调整，挂钟的秒数将与参考时间一致（在挂钟的稳定能力之内）。锁相环的较早机械版本在1921年用于肖特时钟同步。结构和功能锁相环机制可以实现模拟或数字电路。这两种实现
17、使用相同的基本结构。模拟和数字锁相环电路都包括四个基本要素：相位检测器，低通滤波器，可变频率振荡器，反馈路径（其中可能包括一个分频器）。性能参数类型和顺序锁定范围：锁相环的频率范围能够保持锁定，主要是由VCO的范围限定的。捕获范围：锁相环的频率范围从解锁的条件出发能够进行锁定。这个范围通常是小于锁定范围的，并取决于相位检测器等。环路带宽：定义控制回路的速度。瞬态响应：如过冲和稳定时间以达到一定的精度（如50PPM）。稳态误差：如其余相位或计时误差。输出频谱纯度：如从某一个VCO调谐电压纹波产生的边带。相位噪声：噪声能量定义在某个频段（如10kHz的载波偏移）。高度依赖VCO相位噪声，锁相环带宽
18、等。通用参数：如功耗，电源电压范围，输出幅度等。应用锁相环广泛用于同步，用于相干解调和阈值的扩展空间通信，位同步，符号同步。锁相环也可用于解调调频信号。在无线电发射器，锁相环用于合成参考频率整数倍的新频率，和参考频率的稳定性相同。其他应用包括：FM和AM信号的解调。恢复小信号，否则就会使信号淹没于噪声中（锁相放大器）。如从一个磁盘驱动器的数据流中恢复时钟计时信息。微处理器中的时钟乘法器，允许内部处理器元素的运行速度比外部连接器快，同时 保持精确的时序关系。DTMF的解码器，调制解调器，其他音解码器，用于远程控制和通讯。时钟恢复一些数据流，尤其是被发送的高速串行数据流（如来自磁盘驱动器磁头的原始
19、数据流）没有同步时钟。接收器从一个大致参考频率出发产生时钟，然后与锁相环数据流中的时钟转换为相位一致的。这一过程被称为时钟恢复。为了这个方案去工作，数据流必须有足够频繁的转换来纠正任何锁相环振荡器的漂移。通常情况下，使用一些如8b/10b编码的冗余编码。抗扭曲如果时钟与数据并行发送，时钟可以用于数据采样。因为时钟在驱动采样数据的触发器之前必须接收和放大，这将导致在检测时钟边沿和接收数据窗口之间的有限，过程，温度和电压依赖性的延迟。这个延迟限制发送数据的频率。消除这种延迟的方法之一，是包括在接收端纠偏锁相环。因此，每个数据触发器的时钟与接收时钟相匹配。这种类型的应用程序是锁相环的一种特殊形式，称
20、为延迟锁相环（DLL），是经常用的。时钟发生器许多电子系统包含以数百兆赫兹运作的各种处理器。通常情况下，时钟给这些处理器提供来自锁相环的时钟发生器，它乘以一个低频率的参考时钟（通常是50或100 MHz）以达到处理器的工作频率。乘法因子可以很大以防工作频率是几千兆赫兹和参考晶体仅仅是几十或几百兆赫兹。扩频所有电子系统都会产生一些不需要的无线电频率能量。各监管机构（如美国FCC）提出限制排放能源和由它造成的任何干扰。发出的噪音一般出现在尖锐的谱峰（通常是在该设备的工作频率和几个谐波中）。系统设计师可以使用扩频锁相环通过在较大部分的频谱上传播能量而干扰高Q接收机。例如，通过改变运行频率的少量升降（
21、约1），在数百兆赫兹运行的设备可以传播其干扰，甚至可以越过数兆赫兹的频谱，从而大大降低了有几十千赫兹的带宽的调频广播频道的可见噪音量。时钟分配通常情况下，参考时钟进入芯片和驱动器锁相环（PLL），然后驱动系统的时钟分布。通常时钟分配平衡，使时钟在每一个端点同时到达。这些端点之一是锁相环的反馈输入。 锁相环的功能是比较分布时钟和传入的参考时钟的，相位和输出频率一直变化直到基准和反馈时钟的相位和频率匹配。锁相环无处不在，它们跨越区域调整系统中的时钟，以及在单个芯片的一小部分的时钟。有时参考时钟实际上不是一个纯粹的时钟，而是具有足够转换的数据流，转换是锁相环能够从数据流中恢复定期时钟。有时参考时钟与
22、通过时钟分配的驱动时钟的频率相同，其他时间的分布时钟会有多个合理的参考时钟。减少抖动和噪声锁相环的一个可取性质是参考和反馈时钟边沿非常密切的协调起来。当锁相环被锁定时，在两个信号的相位之间的平均时间差被称为静态相位偏移（也称为稳态相位误差）。这些相位之间的差值被称为跟踪抖动。理想的情况下，静态相位偏移应该是零，跟踪抖动尽可能低。相位噪声是观测锁相环的抖动的另一种类型，该抖动由振荡器自身和使用的振荡器频率控制电路元件引起的。有些工艺在这方面的性能比别的工艺好。最好的数字锁相环与发射极耦合逻辑（ECL）器件构建在一起，以高功耗为代价。为了保持锁相环电路低相位噪声，最好是避免如晶体管 晶体管逻辑（T
23、TL）或CMOS等饱和的逻辑系列。频率合成在数字无线通信系统（GSM，CDMA等）中，锁相环为传输过程中上转换和接收过程中下转提供本地振荡器。在大多数蜂窝手机里，此功能已在很大程度上被集成到一个单一的集成电路，用以降低手机的成本和规模。然而，由于基站终端所需的高性能，传输和接收电路用分立元件搭建以实现所需的性能水平。 GSM本地振荡器模块通常内置频率合成器集成电路和分立的谐振器VCOs。频率合成器制造商包括ADI导体和德州仪器。VCO的制造商包括Sirenza公司，Z-Communications公司（Z-COMM）。锁相环框图相位检测器比较两个输入信号，并产生一个成正比相位差的错误信号。错误
24、信号通过低通滤波并用来驱动创建输出相位的VCO。输出通过可选分频器回送到系统的输入，产生一个负反馈回路。如果输出相位漂移，误差信号就会增加，相反方向驱动VCO相位以减少错误。因此，输出相位被锁定在其他输入相位。这输入被称为参考输入。模拟锁相环一般用模拟相位检波器建立，低通滤波器和压控振荡器置于一个负反馈配置器。数字锁相环采用了数字鉴相器，在反馈路径或参考路径里它也可能有分频器，为了使锁相环的输出信号频率的参考频率有合理的增大，非整数倍的参考频率也可以由替代具有脉冲吞吐可编程计数器的反馈回路里的N分频计数器创建。这种技术通常被称为小数N分频合成器或锁相环。 振荡器产生一个周期的输出信号。假设最初
25、的振荡器是以几乎相同频率的信号作为参考信号。如果相位落后于来自参考振荡器的相位，鉴相器控制振荡器的电压改变以便加速。同样，如果相位超出参考相位，鉴相器会改变控制电压减缓振荡器的频率。由于最初的振荡器频率可能远远高于参考频率，实用鉴相器也可能响应频率的差异，所以增加允许输入的锁定范围。根据不同的应用，无论是控制振荡器的输出，或是控制到达振荡器的信号，提供有用的锁相环系统的输出。Bridging the Gap between the Analog and Digital WorldsMost applications require the co-existence of analog and
26、digital functionality, and the benefits of combining this functionality on a single chip are significant. Such mixed-signal integration, however, also presents significant challenges. Furthermore, digital and analog developments tend to evolve at differing rates, yet mixed-signal solutions for marke
27、ts such as industrial, automotive and medical, must remain available over significant time periods. The latest mixed-signal semiconductor processes are helping to address some of these issues, and this article will look at some of the issues designers should consider when specifying integrated mixed
28、-signal solutions.Mixed-signal solution for the real worldSystem designers often partition the digital portion from the analog section of a given design for a variety of reasons: the availability of mixing components for the two technologies, the complexity of the digital design or again because of
29、the existence of pure digital processing parts as standard products. Placing the analog elements in an integrated circuit definitively allows the system designer to optimize the costs of its entire module. This integration approach is usually difficult for advanced markets such as telecommunications
30、 or computers, but makes sense for more mature or conservative markets such as automotive, medical and industrial. For most of these mature markets applications, digital functions are finding their way onto what once were pure analog designs. Adding digital functions to an analog design is helped in
31、 part by the development of new process technologies that can handle both short-channel, fast-switching digital transistors as well as high-voltage analog transistors. For example, AMI Semiconductors latest mixed-signal technology offers digital and analog integration capabilities on the same design
32、 platform. The I3T technology family is based on standard CMOS 0.35m, limiting the maximum gate voltage to 3.3V. Some consider this technology outdated, from a pure digital designers point of view, but it is at the forefront for the automotive, industrial and medical markets.This list of optional features that enables the design of real SoCs includes high voltage interfacing up to 80V, microprocessing capabilities up to 32
