1、移相全桥零电压开关PWM设计实现题目： 移相全桥零电压开关 PWM设计实现移相全桥零电压开关 PWM设计实现摘要移相全桥电路具有结构简单、易于恒频控制和高频化 , 通过变压器的漏感和功率开关 器件的寄生电容构成谐振电路 , 使开关器件的应力减小、开关损耗减小等优点 , 被广泛应用 于中大功率场合。近年来随着微处理器技术的发展，各种微控制器和数字信号处理器性能 价格比的不断提高，采用数字控制已经成为大中功率开关电源的发展趋势。相对于用实现 的模拟控制，数字控制有许多的优点。本文的设计采用 TI 公司的高速数字信号处理器 TMS320F2802系列的DSP作为控制器。该模块通过采样移相全桥零电压
2、DC-DC变换器的输 出电压、输入电压及输出电流，通过实时计算得出移相 pwM信号，然后经过驱动电路驱动 移相全桥零电压DC-DC变换器的四个开关管来达到控制目的。实验表明这种控制策略是可 行的，且控制模块可以很好的实现提出的控制策略。关键词：移相全桥；零电压； DSPPhase-shifted Full-bridge Zero-voltage Switching PWM Designand ImplementationABSTRACTPhase-shifted full-bridge circuit has the advantages of simple structure, easy t
3、o constant frequency control and high-frequency resonant circuit constituted by the leakage inductance of the transformer and the parasitic capacitance of the power switching devices, to reduce the stress of the switching devices, switching loss is reduced,which widely used in high-power occasion. I
4、n recent years, with the development of microprocessor technology, a variety of microcontrollers and digital signal processor cost performance continues to improve, the use of digital control has become the development trend of the large and medium-sized power switching power supply. Relative to ach
5、ieve analog control, digital control has many advantages. The design uses DSP ,the TI company TMS320F28027series of high-speed digital signal processor, as the controller. The module through the sampling phase-shifted full-bridge zero-voltage DC-DC converter output voltage, input voltage and output
6、current, obtained through real-time calculation of phase-shifted PWMsignal phase-shifted full-bridge zero-voltage DC-DCconversion, and then after the drive circuit the four switch control purposes. The experiments show that this control strategy is feasible, and the control module can achieve the pr
7、oposed control strategy.Key words: phase-shifted full-bridge ； zero-voltage ；DSP1 引言 . 11.1 移相全桥软开关研究背景及现状 . 11.2 本文要做的工作 12 移相全桥电路的工作原理 12.1 电路工作状态及特点 22.2 电路的运行模式分析 22.2.1工作过程分析 32.3 软开关实现的条件 73DSP吉构功能 93.1DSP适合于数字信号处理的特点 93.2TMS32C系列 DSP既况 93.3TMS320F2802芯片特点 93.4CCSv5平台 113.5利用CCSV5.1导入已有工程 123.
8、6利用CCSv5.1调试工程 134系统程序设计实现 144.1PW啲产生原理 144.2主程序的流程图 144.3 程序设计 . 4.4最终实现的波形图 5 总结 参考文献 17172223错误! 未定义书签。致谢 1 引言随着电力电子技术的飞速发展，电子设备与人们的关系越来越密切，可靠的电子设备 都离不开可靠的电源。进入 20世纪90年代以后，开关电源相继进入了电子、电气设备等 领域，通信电源、电子检测电源等都已经广泛采用开关源，从而在很大程度上对开关电源 的技术的发展起到了很好的推动作用。开关电源是采用电力电子技术，通过控制开关管的 通断，来达到变换输入和输出能量关系的一种电源。软开关技
9、术是20世纪80年代初由泽元教授直接提出的，并应用于 DC-DC变换中，由 于它具有减少变换器的开关损耗，降低电磁干扰等特点，所以在各种电力电子变换器中得 到了广泛的应用。全桥变换电路拓扑是 DC-DC变换器中比较常见的拓扑之一，在中大功率 场合中得到广泛应用。全桥拓扑电路的主要优点在于开关器件可以承受的电压和电流的应 力较小，高频变压器的变换效率较高，开关频率固定等。全桥拓扑电路根据其输入的方式 可以分为电压型和电流型这两种，其中电压型 DC-DC全桥拓扑是在Buck的基础上衍生出来的，因此也成为全桥 Buck变换器。移相全桥电路的移相控制方式的实质上是谐振变换 技术和PW变换技术的结合，利
10、用功率开关管上的寄生电容和高频变压器的漏感作为谐振 元件，实现移相全桥电路的四个功率开关管在零电压情况下开通， 实现了恒频软开关技术。移相全桥软开关变换电路是通过控制两桥臂对角开关管驱动脉冲的移相角度，来调节 输出电压的大小。两桥臂的对角开关管驱动脉冲相差一个移相角，同一桥臂上下开关管成 180度互补导通并且没有死区。利用功率开关管上的寄生电容和高频变压器的漏感来实现 谐振，以错过在大电压和大电流下的硬开关状态，有效克服了在感性关断下的电压尖峰和 容性开通时的电流尖峰。因此在大功率变换场合，移相全桥软开关变换器得到了广泛应用。1.2 本文要做的工作1） 本文首先对移相全桥 ZVS变换器的拓扑结
11、构、工作原理等电路性能进行了系统的 分析，得出了移相全桥ZVS变换器电路的独特优点。并分析了移相全桥ZVS变换器实现PWM 控制的各种控制策略。2） 控制电路的设计采用TI公司的高性能数字信号处理器 TMS320F2802系列DSPf乍为 控制器,通过软件编程来实现而提出的控制策略，并和一些数字逻辑电路一起产生移相全桥变换器的移相PWMI制电路。移相全桥零电压开关PWM电路原理图如图2-1所示。V为输入直流电压。3S4为 功率MOSFET并联的二极管为MOSFET部寄生二极管，GC4为MOSFET勺输出结电容Lr为谐振电感。变压器输出采用全桥整流，经 LC滤波输出直流电压 V。Rl为输出负载。
12、2.1电路工作状态及特点1） 同硬开关全桥电路相比，仅增加了一个谐振电感，就使四个开关均为零电压开通。2） 变换器工作在恒频PWM调制方式。3） 每个开关管的导通占空比为小于但接近 50%固定不变。为了防止直通，同一个桥 臂的两个开关管互补导通。同时设置了一定安全围的死区，即同时处于关断状态的时间间 隔。4） 互为对角的两对开关管 Si S4和S2 S3，Si的波形比S4超前0Ts：2时间，而S2的波形比S3超前0Ts2时间，因此称S1和S2为超前桥臂，而称S3和S4为滞后桥臂。5） 开关管S3、S4的驱动波形相位是固定不变的，开关管 S1、S2的驱动波形相位是可 调的。变换器通过调节超前桥臂
13、 S1 S2的驱动波形相位，即调节有效占空比，来控制变 换器的输出电压。6） 有开关管S1 S4或S2 S3同时导通时，变压器才向副边输送功率。其余时间段电 路处在续流或关断状态。2.2电路的运行模式分析分析时假设:1)所有功率MOSFET开关管均为理想，忽略正向压降及开关时间；2)四个开关管的输出电容相等，即 G=Cs,i二1, 2, 3, 4, Cs为常数;3)忽略变压器绕组及线路中的寄生电阻。2.2.1 工作过程分析toti时段：Si与S4导通，电容Ci(i=2,3)被输入电源充电。变压器原边电压 V Vi。功率由变压器原边输送到负载。此状态原、副边的电流回路如图2-2所示。直到ti时刻
14、Si关断。此时原边电流增长到最大值 ip。ti t2时段：ti时刻开关Si关断后，电容 Ci、C2与电感Lr、L构成谐振回路，等效 电路如图2-3所示。在这个时段里，变压器原边谐振电感 Lr和滤波电感Lf是串联的，而 且Lf很大，因此可以认为原边电流iP近似不变，类似于一个恒流源，其大小为Lr n 4CS. 3 Ct 2VS2 （2-5）式中：4Cs .3是考虑MOSFET1出电容非线性的等效电容值，Ct为变压器绕组分布电容。由式（2-5）可见，实现ZVS的电感能量包括：Le l0. n 2 /2和励磁能量，相当大，故即 使轻载下超前桥臂较容易满足ZVS条件2）滞后桥臂ZVS条件分析S3、S4
15、相互转换时，变压器副边处于续流阶段。参与谐振的电感只有原边的谐振电感, 所以根据ZVS条件：电感能量必须大于所有参与谐振的电容能量，应有：Lrl2,2 4Cs. 3 Ct 2Vs2 （2-6）由式（2-6）可见，实现ZVS主要靠原边电感储能，轻载时不够大。因此滞后桥臂不易满 足ZVS条件。DSP吉构功能数字信号处理器DSP是一种具有特殊结构的微处理器，与普通的单片机相比，它的一 些独有的特点非常适合进行数字信号处理。3.1DSPS合与数字信号处理的特点61） 改进的哈佛结构计算机总线结构分两种。一种是冯诺依曼结构，其特点是程序和数据共用一个存储 空间，统一编址依靠指令计数器提供的地址来区分是指
16、令还是数据地址。由于对数据和程 序进行分时读写，速度较慢，虽然半导体工艺的发展可弥补这一缺点，但这一结构不适合 进行具有高度实时要求的数字信号处理。另外一种是哈佛结构，其主要特点是程序和数据 具有独立的存储空间，有各自独立的程序和数据线；2） 流水线操作；3） 用硬件乘法器一般的单片机采用移位和加法来实现乘法运算，速度较慢，而 DSP采用硬件乘法器，则可大大提高乘法运算速；4） 特殊的DSF指令；5） 快速的指令周期DSP芯片采用低工作电压的CMO技术，使得DSP主频不断提高，有些型号的DSP旨令 周期已经下降到5nS;6） 良好的多机并行运行能力随着要求处理数据容量不断增加，DSP芯片价格的
17、下降。多个 DSP芯片并行处理已经 成为近些年来的研究热点，某些型号的 DSP专门提供了用于多个并行运行的通信接口。3.2TMS32C系列DSP既况TI公司TMS32C系列DSP的体系结构专为实时信号处理而设计，该系列 DSP控制器则 将实时处理能力和控制器外设功能集于一身，为系统实现数字控制应用提供了一个理想的 解决方案。下列特性使得TMS32係列成为很多解决方案的理想选择：1） 灵活的指令集；2） 在的灵活操作性；3） 高速运算能力；4） 改进的并行结构；5） 有效的成本。3.3TMS320F2802芯片特点7由于本课题应用DSP实现对开关电源的控制，需要能够产生 PWMK形的DSP另外开
18、 关电源开关频率较高，要求 DSP处理速度要较快。TMS320F2802X Piccolo系列DSP是TI 公司的最新基于TMS320C28XT核的定点处理器。它通过 DSP和MCI功能的整合，弥补了 传统意义上二者的不足，实现了计算与控制的完美结合。新型TMS320F2802X/3X Piccolo系列DSP微控器包含高达128KB的快闪存储器、部硬件模拟比较器、12位ADC EPWM以及包括通信协议、片上振荡器、通用 I/O等各种标准外设。其寄存器资源十分丰富，配置特别的灵活，可以通过实时更改寄存器配置，由部硬 件产生所需的逻辑信号，大大降低了程序的编写难度。TMS320F28027芯片的
19、特点如下：1） 有高效率 32位的 CPU（TMS320F2802X） 60MHZ的 时钟频率，单周期指令为16.67ns6*16和32*32的乘法运算，6*16双乘法器，高代码效率，快速中断响应处理以 及哈佛总线结构；2） 低成本、低功耗，单一 的3.3V供电电源，无电源排序要求以及上电复位和复位要求；3） 时钟系统，片上晶体振荡器（可用于 SCI通信）/外部时钟输入，看门狗时钟模块， 时钟丢失检测电路；4） 22个可编程，带输入滤波的多路复用 GPIO引脚，除用以JTAG（35-38）的4个引 脚，可用引脚只有18个；5） 外设中断扩展PIE模块，支持所有外设中断；6） 3个32位CPU定
20、时器；7） 每个EPWM模块具有16位独立定时器；8） 片上存储器 Flash（ 16 位 32k，64k）、SARA（ 16 位 6k，12k）、OTP（ 16 位 1k）， BOOTROM9） 128位安全密钥；10） 通信接口，UART模块、SPI模块及IIC 模块；11） 增强的控制外设，两组共 8路增强型脉宽调制器（EPWM、3对互补高分辨率PWM（HRPWM）增强型捕获模块（ECAP）, 13路12位ADC,转换时间216.67ns，片上温度传感 器，比较器；12） 48个引脚；13） 无并口总线；14） 无MCBSP模块；15） 无 ECAb模块；16） 具有入门的亲和力，C20
21、00入门级芯片；17） 应用领域：数字照明、电机控制、数字电源转换、精密传感器。i-0z-OGVMUOYI miBcwai9WCLKIK/5PISTEA/5CIRXDiJVECAP1GPIO4 EPWV3A732GPkO18；SPICLKA/SCITTCDAnCCLKaUTGPKJ5JE PV J & EC AP1 e31GPIOKCUCINGCK)G PlO&PWWKAfEPWMSTMC1JS1 WMSYNCO 930i GPkO37 (TDCfGPlOZ/EPWRMBy&ClRXDA w291 GPK)3 tTM创vlmport 弹出图3-3对话框，在 Code Composer Stud
22、io 下选择 Existing CCS/CCE Eclipse Projects 。图3-3 导入新的CCSv工程文件2）单击Next得到图3-4的对话框3） 单击 Browse，选择：C:UsersAdministrator.PTVDBSX4JVQQVNA （在此之前，需 将实验代码复制到工作区间下）。4） 单击Finish，即可完成已有工程的导入。3.6 利用CCSV5.1调试工程1） 以本次设计的实验为例，首先将zac工程进行编译：选择Project-Build Project ， 编译工程。编译结果没有错误，可以进行下载调试；如果程序有错误，会在 Problems窗口 显示，根据错误修
23、改程序，并重新编译，直到没有错误。2） 单击按钮进行下载调试。3） 单击U齡运行程序，观察显示结果。4 系统程序设计实现4.1 PWM的产生原理81）模块设置初始化相关寄存器的值后，使能定时器，计数器通过一定计数方式开始计数，它的值 不断与相关的比较寄存器的值进行比较，当定时器计数值与比较寄存器值相匹配时，相关 的PWM输出将发生跳变。对称pw波形，即pwm波形关于PWM周期中心对称，需要在一个 计数周期比较两次，如下图 4-1所示，在一个计数周期，EPWMXAEPWMX分别对CMPA CMP进行了两次比较。只能在增减计数模式下产生，如图 4-1，为在增减计数模式下产生非对称PW波形和对称PW
24、波形相对应，可以在增计数模式、减计数模式、增减计数 模式下产生。图4-2所示，为在增减计数模式下产生的非对称 PWM波形。2）寄存器配置输出对称PWI波形，TB设置为增减计数模式，在增计数时 TBPRD = CA勺时候EPWMXA 输出高电平，在减计数时TBPRD=CAA时候输出低电平，如图4-1所示。输出非对称PWM波形，TB设置为增减计数模式，在 TBPRD= CA的时候EPWMXA出高 电平，在TBPRD=C的时候输出低电平，如图4-2所示。4.2 主程序的流程图图4-3 主程序流程图图4-4 中断处理程序图4.3 程序设计#define EPWM1_TIMER_TBPRD 2000 时间寄存器#define EPWM1_MAX_CMPA 1950#define EPWM1_MIN_CMPA 50#define EPWM1_MAX_CMPB 1950#define EPWM1_MIN_CMPB 50#define EPWM2_TIMER_TBPRD 2000/ 时间寄存器#define EPWM2_MAX_CMPA 1950#defi
