1、利用FPGA实现GPS失步下精确守时最全word资料第27卷第7期 2007年7月电力自动化设备Electric Power Automation Equipment利用FPGA实现GPS失步下精确守时杨永标,杨晓渝,周 捷(国电南瑞科技股份,江苏南京210003关键词:GPS;FPGA;硬件平台;软件流程;仿真试验中图分类号:TM 764;P228.4文献标识码:B 文章编号:10066047(2007070109一04提出一种利用现场可编程逻辑门阵列(FPGA 实现在全球定位系统(GPS失步情况下精确守时的 方法m71,经过系统仿真和效果测试,能够保证秒脉 冲1PPS(Pulse Per
2、Second在系统失步情况下12h 内误差小于50斗s,相当于系统电角度小于1。l硬件平台1.1GPS模块GPS模块选用美国Motorola公司M+12Timing Oncore Receiver GPS模块.可同时跟踪12颗卫星. 对时精度高.在卫星接收有效的情况下,1PPS的对时 误差小于500ns。1.2FPGAFPGA选用Altera公司的Cvclone系列EP2C8, 提供了8256个逻辑单元(LE,并具有一整套最佳 的功能,包括嵌入式18bit18bit乘法器、专用外部 存储器接口电路、4Kbit嵌入式存储器块、锁相环 (PLL和高速差分I/O能力,是一款高速度、高密度、 高性能、
3、低成本的FPGA。EP2C8通过外接4Mbit的 在线串行配置芯片,保存FPGA的程序和配置参数。 1.3高精度恒温晶振需选用一款高精度的恒温晶振作为时间跟踪源, 要求其频率值为10MHz,频率稳定度达到110。9s, 频率精确度达到2l旷9s。1.4秒脉冲及时标输出接口收稿日期:2006一0918;修回日期:20070113 1.5守时时钟模块的硬件电路框图图l给出了守时GPS时钟硬件电路框图:GPS 模块通过天线接收GPs卫星对时信号,将GPS模块 输出的秒脉冲和GPS时标送给FPGA,同时将恒温晶 振的输出10MHz脉冲信号也输入到FPGA中, FPGA将处理后的l PPS信号和GPS时
4、标信息通过 适当的驱动电路并行送到串口或光纤模块。丽靠孤旦避厂一墅壁堡!粤I FPGA丽磊觯业堕蚓修正后秒脉冲1PP!n丽n 秒脉冲 驱动卜+1PPs输出 ,l输出rGPS时标 修正后I坚塑卜二+输出 GPS时标图1守时时钟模块的硬件电路框图Fig.17Ihe block diagmm of clock module2软件流程软件编写主要是在FPGA上完成.应用VHDL 语言对各个软件模块进行功能开发。首先,把FPGA 实现GPS失步情况下精确守时的软件功能分成4个 功能模块,如图2所示。:FPGA功能模块叫c曝豢慧悟霾输出时标进行修正 l一 输出 秒脉冲:剿薯劈未粪荬lO MHz.L兰竺三至
5、二2型爿蕊 瀚器悔嚣 失步情况下秒L翼=卜 1PPs 脉冲生成模块I:巳竺r输出图2FPGA实现守时的功能模块图Fig.2ne block diagram of FPGAsynch fhnction module 电力自动化设备 第27卷2.1秒脉冲上升沿判别模块秒脉冲上升沿判别模块一旦接收到GPS模块 发出的秒脉冲上升沿信息,则首先判断10MHz晶振 脉冲计数值是否在10000000附近,若是,则表明 1PPs为真实的秒脉冲信号,立即驱动输出秒脉冲 信号,同时将10MHz晶振脉冲计数值清零;否则认 为是干扰信号,不予处理。秒脉冲输出的同时,向 GPS时标接收/发送模块置l PPS有效信号。软
6、件 清单如下:library ieee;use ieee.stdlogicl 164.all;use ieee.stdlogicarith.all;use ieee.stdlogicunsigned.all;entity 1PPsJudge isport(a:IN BIT b:OuT BIT; a为1PPs输入 管脚,b为1PPS输出管脚。sigIlal l PPSGood:bit:=0,Nodisturb:bit;lPPSGood为1PPs上升沿检测到置的有效信号, Nodisturb为晶振判别模块判别的无干扰信号。 end 1PPSJudge棚-chitectur bev of l PPs
7、Judge isbegin process(a; 如果1PPs检测到上升沿并判别非干 扰信号,则置1PpS有效信号,并端口输出1PPS信号。 be舀n 4.i“aeVent and a=1and Nodisturb=1then 1PPsGood=1;b=a;end if:end process;end bev:2.210MHz晶振脉冲计数模块如果GPS没有失步,10MHz晶振脉冲计数模块 负责在1PPS上升沿开始时判别该1PPs信号是否 为干扰信号,若为正常信号则清零计数。如果GPs 失步,则直接将10MHz晶振脉冲送到GPS失步情况 下秒脉冲生成模块。软件清单如下:libmry ieee;u
8、seieee.stdlogic一1164.aH;use ieee.stdlogicarith.aU;use ieee.stdlogicunsigned.all;entity 10MHz_Judge isport(c:IN BIT;c为10MHz晶振输入管脚。 signal 10MHz一0ut:bit,1PPSGood为1PPS上 升沿检测到置的有效信号,Nodisturb为晶振判别 模块判别的无干扰信号,10MHzOut为10MHz晶 振输出信号,GPs_10st为GPS失步信号。1PPSGood:bit,GPSlost:bit,Nodisturb:bit:=1;variable PulseC
9、ount; PulseCount为10MHz 脉冲计数器。 end 10MHzJudgearchitectur bevl of 10MHzJudge isbegin如果GPs未失步,则判别计数值是否合理, 则置是否为干扰信号标志,同时输出10MHz脉冲给 GPS失步秒脉冲生成模块。process(beginif(GPS lost=0thenif(1PPS.Good=1and(Pulse Count9999990thenNo disturb=O:Pulse Count=0:elseNo disturb=1:Pulse Count+:else ifend if10MHzOut=c;end pmce
10、ss;end bevl:2.3GPs失步情况下秒脉冲生成模块GPS失步情况下秒脉冲生成模块在GPs有效的 情况下,通过累加1min的10MHz晶振脉冲计数值, 求得1min内10MHz晶振由于频率准确度偏差造 成的计数值偏差。一旦GPS失步,该模块就利用晶 振产生的脉冲生成1PPS信号.同时每隔1min对 1PPS脉冲信号进行一次修正。软件清单如下: library ieee;use ieee.stdlogic一1164.all;use ieee.stdlogicarith.all;use ieee.stdlogicunsigned.a;entity 1PPsCreate isport8(b:
11、OuT BIT; b为1PPS输出管脚。 signal 10MHz一0ut:bit,GPS一10st:bit,1PPSGood; 1PPsGood为1PPs上升沿检测到置的有效信号, 10MHzOut为10MHz晶振脉冲输入,GPS_lost为 GPS失步信号。variable 10MHz Count:WallCount,Minute_Cnt;10MHzCountold;10MHzCount为10MHz脉冲计数器,10MHz CountOld为10MHz脉冲上次计数器,WarpCount 为计数偏差值,MinuteCnt为分计数值。end 1PPS二Createarchitectur bev2
12、of 1PPS Create isbeginprocess(beginif(GPS 10st=0thenif(1PPS Good=1and Minute Cnt=60then WarD Count=10MHz Count第7期 杨永标.等:利用FPGA实现GPS失步下精确守时10MHzCountOId;10MHzCount01d=10MHzCountMinutecnt=0; GPS有效情况下计数 10MHz脉冲计数偏差值。elseMinuteCnt+;elseif(10MHzCount=10000000、b=1:Minutecnt+; 此处生成秒脉冲,脉 宽为200ms。10MHzCount=
13、0;MinuteCnt+;b=0:else if(MinuteCnt=60此处对1PPs时间每分钟进行修正。10MHzCount=10MHzCount+WarpCount;else if(10MHz 0utevent and 10MHz Ou仁1 10MHzCount+;end ifend process;end bev3:2.4GPS时标接收发送模块GPS时标接收/发送模块主要功能是完成GPS 时标信息的串口接收和发送,如果GPS时标信息中 包含的接收到卫星个数不为0,则表明GPs未失步, 则该模块直接转发接收到的GPs时标报文。同时 置GPS未失步标志告知IO MHz晶振脉冲计数模块 和G
14、PS失步情况下秒脉冲生成模块,如果卫星个数为 0,则置GPS失步标志告知上述两模块。同时该模块 在失步情况下随产生的l PPS秒脉冲信号适当对 GPS时标中的时间信息进行修正。下面列出的软件 清单只包括失步判别部分,不包括串口功能部分和串 口接收/发送实现部分(串口功能实现和接收/发送 功能有例子模块可直接套用。library ieee;use ieee.stdlogicarith.a;useieee.std一109icunsigned.all;entity GPSTime issignal GPSlost:bit;GPS-lost为GPs失步信号。 v撕able CoumP1anet; Co
15、umPlanet为卫星数 be西nprocess(如果GPS时标信息中卫星数为o,则 置GPS失步标志。beginGPS时标报文接收并进行分析if(Count Planet=0thenGPSlost=1根据秒脉冲生成时刻对时标的时间信息进行修正 end ifGPs时标报文发送end process;end bev4:3仿真和试验效果应用Cvclone系列FPGA的仿真软件工具 Quartus6.O对上述方法中的软件进行了仿真,仿真 结果如图3所示。o MHz晶振脉冲肌删雌-_删眦朋眦呷眦邶眦邶睢圈 GPS未失步情况下厂厂输入FPGA的1PPSGPS未失步情况下厂厂 FPGA输出的1PPSGPS
16、失步情况下1h ;F厂后FPGA输出的1PPs j 岛o。sGPS失步情况下12h l厂厂后FPGA输出的1PPs型50斗s图3GPS失步情况下仿真图Fig.3Simulative timing during GPS synch failure仿真试验效果表明:由于选用的恒温晶振频率稳 定度很好,在GPS失步情况下,由于每分钟都对1PPS 进行了修正,所以1h测试效果1PPS与未失步情况下 1PPS的误差为0.8斗s,12h测试效果为50斗s。 4结语介绍了一种利用FPGA实现GPS失步隋况下精确 守时的方法,为今后广域保护和广域测控装置应用 GPS进行同步采样对时提供了很好保证,作为一个 精
17、确的时钟源能够很好地应用于电力系统同步采样中。 参考文献:1李泽文,曾祥君,黄智伟,等.基于高精度晶振的GPS秒时钟误 差在线修正方法J.电力系统自动化,2006,30(13:5558. U zewen,ZENG XiarIgjun,HUANG Zhiwei,et出.Method forcorrecting errors0f the GPS-clock based on the high pre-cision crystal oscilIatorJ.Automation of Electric Power Systems, 2006,30(13:5558.2徐燕玲,董公昌,胡淑巧,等.基于现场
18、可编程门阵列的位同步时 钟提取技术研究J.探测与控制学报,2006,28(2:61-64.XU Yanling,DONG Gong-cha“g,HU Shu-qiao,et a1.Study on bitinphase clock pickup technology based on FPGAJ. Joumal of Detection&Control,2006,28(2:6卜64.3叶淦华.FPGA嵌入式应用系统开发典型实例M.北京:中国 电力出版社.2005.4曾祥君,尹项根,LI K K,等.GPS时钟在线监测与修正方法J. 中国电机工程学报,2002,22(12:4146.ZENG X
19、iang-jun,YIN Xiang-gen,U K K,et a1.Methods formonitoring aIld corTecting GPSclockJ. Pmceedings of the CSEE,2002,22(12:4l_46.5商佳宜,江道灼.基于FPGA的智能数字锁相环实现J.继电器, 2005,33(3:7275.SHANG Jia.yi,JIANG Daozhuo.ImpleInentation of an intelligent di舀tal phaselocked loop based on FPGAJ.Relay,2005,33 (3:72-75.6胡晓菁,李
20、朋,郭佳佳,等.基于FPGA多路交流信号同步采集系 统的实现J.继电器,2006,34(3:7175.HU xiaojing,LI Peng,GUO Jiajia,et a1.Implementation on multichannels data synchronous acquisition system based on FPGAJ.Relay,2006,34(3:7175.7陆佳政,方针,陆新洁,等.基于GPS的高精度频率发生与测量 装置的研制J.华中电力,2005,18(6:1921.LU Jiazheng,FANG zhen,LU xinjie,et a1.High precise
21、 fI一 quenc。generation and measure equipmentbased on GPSJ. Centeral China Electric P0wer,2005,18(6:1921. 8王国栋,杜志伟.基于GPS的同步时钟研制及其在电力系统中的 应用J.湖北电力,2005,29(5:27-29.WANG Guodong,DU Zhiwei.Development of GPS based syn chmnous clock and its appication in electric power systemJ. Hubei Electric Power,2005,29
22、(5:2729.9王元虎,周东明.卫星时钟在电网中应用的若干技术问题J. 中国电力,1998,31(2:10-13.WANG Yuanhu,ZHOU Dong-ming.Some technical pmblemsof satellite clock applied onpowernetworkJ.Electric Power, 1998,31(2:10-13.10徐丙垠,李桂义,李京,等.接收GPs卫星信号的电力系统同步 时钟J.电力系统自动化,1995,19(3:1820.XU Bingyin,U Guiyi,LI Jing,et a1.Syllchronous c10ck in powe
23、r system by receiving signalfrom GPsJ.Auto啪tion of EIectric Power Systems,1995,19(3:1820.(责任编辑:李育燕作者简介:杨永标(1978一,男,江苏海门人,工程师,从事变电站综 合自动化的研究工作(E-man:yangrongbiaosohu ; 杨晓渝(1977一,男,重庆人,工程师,从事变电站综合自 动化的研究工作:周 捷(1969一,男,广东汕头人,高级工程师,博士,从 事变电站综合自动化的研究工作。ReaUzeac伽rate timiIIg稍th FPGA during GPS synch failu
24、reYANG Yongbiao,YANG Xiao.yu,ZHOU Jie(NARI Technology Development Limited Company,Nanjing 210003,ChinaAbstract:The hardware circuit for realizing aecurate timing during GPS synch failure is designed with a M+12Timing 0ncore Receiver GPS(G10bal Position System module,a Cyclone series EP2C8FPGA(Field
25、Programmable Gate Arravand a 10MHz high.precision constant。temperature crystal. The GPS module receives GPS time signal and sends second pulse and GPS time to FPGA while the constant.temperature crystal sends 10MHz pulse to FPGA.The pI.ocessed second pulse and GPS time are then sent in paraUel to se
26、订al port or optical fiber module through the driver circuit.The four software functional modules are deVeloped with VHDL detection,10MHz crystal pulse counting,a second pulse generation program lists are given. Simulation and experiment show that the 50斗s within twelve hours after GPS synch failure.
27、 1anguage:secondpulse rising edge and GPS time transceive.and their error of second pulse is 1ess thanKey words:GPS; FPGA; hardware platfo瑚; sofhvare now; simulation and experiment(上接第92页continued from page 92Resistivity meter of power cable semiconductor sllieldsWANG Jincheng,HU Yan(CoUege of Elect
28、ronics and Info瑚ation Engineering,SouthCentralUniversitv for Nationalities.Wuhan 430074,ChinaAbstract:A resistivity meter of power eable semiconductor shields is developed according to GB/T 127062002and IEC 60502. It consists of four volume resistance measuring modules for conductor shield,insulator
29、 shield,heated conductor shield and heated insulator shield,centraLlly controlled by high speed MCU C8051. Fourpoint probe measurement is applied fbreach module. Node Voltage measurement is adopted fbr high v01tage and low powr consumption application and multi-step accurate resistor voltage divider
30、 isdesigned fbr wide voltage measurement range. The meter is equipped with USB inteIhce to send measured data to the database in PC fbr data analysis and management. It mns stablv and displays the resistivities of semiconductor shield and insulated shield direetlv,with power consumption of single module less than 0.1W and en.0r within1%. Key words:power cable; conductor shield; insulator shield; resistivity measurement 利用FPGA实现GPS失步下精确守时作者:杨永标 , 杨晓渝 , 周捷 , YANG Yong-biao, YANG Xiao-yu, ZHOU Jie作者单位:国电南瑞科技股份,江苏,南京,210003刊名:电力自动化设备 英文刊名:ELECTRIC POWE
