1、电子系统设计实验报告1 实验报告姓名：王腾班级：08电子信息工程（2）班学号：120081003223实验1 8位高速AD模块使用一、 实验目的：1. 了解8位AD的分类和原理。2. 掌握8位高速AD的使用方法。二、 实验内容：ESDM-0401模块的元件排布图如图5-1 所示，ESDM-0401 模块的原理图如图5-2所示。高速A/D 模块由A/D 转换器和信号调理电路组成。A/D 转换器采用3.3V、30MHz 、8位高速 A/D 转换器AD930。信号调理电路由150MHz 高速双运放MAX4016 组成，其增益、直流偏移量可调。R1、C1 构成低通滤波电路。 图5-1 高速A/D模块元
2、器件排布图 图5-2 高速A/D模块原理图AD930 为3.3V A/D 转换器，可以与FPGA模块（ESDM-0301）直接接口，使用时通过16 芯扁平电缆（或用硬芯线直接焊接）将高速A/D 模块与FPGA模块相连，如图4-3 所示。三、 实验步骤：（1）通过J3口加上5V电源，注意极性；（J3输入口设有两只TVS管，可有效保护过压或极性接反损坏芯片）。（2）将信号发生器输出的正弦信号（频率100kHz，Vpp为2V为宜）从J2口输入。（3）调节PR1（调节增益，顺时针增大，反之减少）和PR2电位器（调节直流偏移量，顺时针增大，反之减少），同时用示波器观测ADin点的波形，使加到AD930的
3、输入信号电压范围处于1.0V2.0V之间。（4）R1、C1 构成低通滤波电路，作为A/D 转换器的抗混叠滤波器，其截止频率 改变C1、R1 的值可以调整其截止频率。信号发生器输出的正弦信号（频率100kHz，Vpp为2V）：ADin的波形：实验心得：做的时候，注意把AREF与地之间并上一个电容，这样对整个许同的稳定性是很有帮助的，就算你不用外部基准的话，也最好并上。要是做的AD不需要太精确，比如你只用来判定一个电压的范围的话，取低8位就足够用了。做AD转换时外部的抗干扰电路非常重要。AD转换第一次的结果应舍弃。实验2 8位高速DA模块使用一、 实验目的：1.了解8位DA的分类和原理。2.掌握8
4、位高速DA的使用方法。二、实验内容：ESDM-0402 模块元件排布图如图6-1 所示，原理图如图6-2 所示。高速D/A 模块由100MHz 8位D/A转换器AD9708、单片集成低通滤波器LT6600-5、宽带运放MAX4016组成。 AD9708 模拟量输出为电流信号，通过电阻R2、R3 电阻将电流转换为电压信号，为了滤除信号中的高频成分，改善波形质量，通过一片单片集成低通滤波器LT6600-5（截止频率为5MHz）对D/A输出的信号进行滤波。放大电路由差分电路和反相放大器组成，差分电路（U3A）将低通滤波器输出的差分信号转换成单端输出信号。反相放大器（U3B）对差分电路输出的信号进行放
5、大。反相放大器的直流偏移量和增益可通过电位器PR2 和PR1 手动调节。AD9708 为5V D/A 转换器，可以与FPGA 模块（ESDM-0301）直接接口，使用时通过16 芯扁平电缆将高速D/A模块与FPGA模块（ESDM-0301）相连。相关程序代码：1.三角波输出程序：ORG 0000HSJMP STARTORG 0030HSTART：MOV DPTR，#0C000H；DA：MOV R0，#80H；输出初始值入R0（从0伏开始输出），兼做输出计数控制UP：MOV A，R0；输出值入AMOVX DPTR，A；正向增长，DA转换输出INC R0；输出值加1NOP；延时1微秒NOP；延时1
6、微秒CJNE R0，#0FFH，UP；输出未到5伏则转UP，继续正向增长DOWN：DEC R0；输出值减1MOV A，R0；输出值入AMOVX DPTR，A；反向减小，DA转换输出NOP；延时1微秒NOP；延时1微秒CJNE R0，#80H，DOWN；输出未到0伏则转DOWN，继续反向减小AJMP DA；一个周期结束进入下一个周期END2. 方波输出程序(C语言实现)#include #include #define DAC0832 XBYTE0X0C000void dealy() unsigned char i; for(i=0;i0xff;i+);void main() while(1)
7、DAC9708=0; /输出低电平 delay(); DAC9708=0xff; /输出高电平 delay(); 正弦波发生程序：ORG 0000H LJMP MAIN ORG 0100HMAIN:MOV SP,#60HL0:MOV R4,#00HL1:MOV DPTR,#TAB MOV A,R4 MOVC A,A+DPTR MOV DPTR,#0C000HL2:MOVX DPTR,A NOP NOP NOP NOP ;LCALL DELAY INC R4 CJNE R4,#7DH,L1 LJMP L0TAB: DB 64,67,70,73,76,79,82,85,88,91,94,96,99
8、,102,104,106 DB 109,111,113,115,117,118,120,121,123,124,125,126,126 DB 127,127,127,127,127,127,127,126,126,125,124,123,121 DB 120,118,117,115,113,111,109,106,104,102,99,96,94,91 DB 88,85,82,79,76,73,70,67,64,60,57,54,51,48,45,42,39 DB 36,33,31,28,25,23,21,18,16,14,12,10,9,7,6,4,3,2,1 DB 1,0,0,0,0,0,
9、0,0,1,1,2,3,4,6,7,9,10,12,14,16,18,21,23 DB 25,28,31,33,36,39,42,45,48,51,54,57,60 DELAY:MOV R0,#9 D0:MOV R1,#27 D1:DJNZ R1,D1 DJNZ R0,D0 RET END实验波形：实验心得：这次实验,不仅让我们学到了很多的知识而且最重要的是我们这次作到了理论与实践相结合,这次的课设也让我们了解到，如果以后从事这方面的工作，需要非常严谨的学习态度和学习能力，每一次的学习都是一次提升，也让我们学会了发现问题和解决问题的方法，这是一种我们很需要掌握的能力，这对我们以后的学习和工作都
10、起到了很重要的作用。 实验3音频放大滤波模块使用一、 实验目的：理解音频放大滤波模块的原理和使用方法。二、实验原理： ESDM-0602模块的元器件排布图如图9-1 所示，原理图如图9-2 所示。ESDM-0602 模块包括一个前置放大器（两级反相放大器级连而成，增益可调）、一个4 阶带通滤波器（通带300Hz3.4kHz）和一个直流电平偏置电路。4 阶带通滤波器的设计可参考教材P321 第13.4.2 节有关内容。ESDM-0602 模块的主要功能是将来自麦克风的信号放大、滤波，是构成数字化语音存储与录放系统的主要模块之一。 四、 实验步骤：（1）前置放大器的调试。先将模块加上5V 电源，将
11、JP1 短路块去除（目的是将前置放大器与带通滤波器断开），将声音播放器（可用手机代替）放置在麦克风旁，用示波器观测JP1 处的输出波形，正常时应能观测到声音信号，调节PR1，使前置放大器的声音信号幅值在03.3V之间。（2）带通滤波器的调试。用DDS 信号发生器输出的正弦信号（VPP 设为2V）从J1口输入，用示波器观测J3口的输出信号，将正弦信号的频率从100Hz 增加到5kHz，观察输出信号的幅值变化，应符合带通滤波器的幅频特性。（3）模块整体调试。JP1 加上短路块，播放声音，用示波器观测J3口Vout 点的信号波形，应能观测到声音信号波形，且声音信号的幅值范围应在03.3V之间。图9-
12、2中R16、R17为直流偏置电路，对输出信号提供约1.7V左右的直流偏置。实验波形：500HZ波形如下： 通过滤波器之后的衰减波形：接入MIC之后，通过增益放大滤波。在500HZ到5KHZ的通带内可以听到被放大的声音。实验心得：实验4 音频滤波功放模块使用一、 实验目的：理解音频滤波功放的原理和使用方法。二、实验原理：ESDM-0603 模块的元器件排布图如图10-1 所示，原理图如图10-2 所示。ESDM-0603模块分两部分，一部分为4阶带通滤波器（通带频率为300Hz3.4kHz），一部分为由TA701构成的功放电路。与ESDM0602 模块一样，ESDM-0603 模块也是构成声音存
13、储与录放系统的模块之一。 三、实验步骤：ESDM0603 模块的带通滤波器的参数与ESDM-0602带通滤波器的参数完全一致，调试方法也相同。J2 口为带通滤波器输出的信号，用于带通滤波器幅频特性的测试。音频功放电路采用TA701 集成功放，功率为0.7W。PR1电位器用于调节音量大小。具体步骤如下：1. 接入正负5V的电源，在J1处接入频率从300HZ到3.4KHZ的正弦波信号Vpp为1.5V左右。2. 调节PR1,到最适合的音量。3. 用示波器测试J2和J1的信号波形。具体的波形如下：输入5KHZ时的波形：输入3.4KHZ波形时：因此最高截止频率为3.4KHZ，而后接入前级音频放大滤波模块
14、，调节PR1，使得音量最大，调试完毕。实验5 模拟系统设计一、 实验目的：理解并设计二阶增益多路反馈（MFB）的低通滤波器。二、实验原理：无限增益多路反馈电路中的集成运放为反向的输入接法，由于放大器的开环增益为无限大，反向输入端可以视为虚地，输出端通过C2，R2形成两大反馈回路。其优点是电路有倒相作用，使用元件比较少，但是增益调节不太方便，对其他的性能参数会有影响，其应用范围要比VCVS电路要小。具体的电路如下： 输入与输出波形如下：所以通带的最高截止频率为5.5KHZ.实验6 数字系统设计一、 实验目的：1. 理解单片机的定时器和计数器的工作原理2. 用AT80S52的内部计数器和定时器设计
15、频率计二、实验原理：本程序可以实现一秒钟刷新LCD数据一次。每次20ms中断进去之后,进行计数，当满50次的时候，进行数据刷新。其中的定时器赋值用到了延时补偿技术实现了每1000KHZ误差1HZ。程序流程图： 三、实验程序： 实验程序主体 /*/ * FILE:LED_显示模块/ * CREATE_TIME: 2011 4 22 / * MODIFY_TIME: 2011 4 22 / * NOTE: NONE /*/#include#include#includeLED_1602_DRIVER.H#include_frequency_test_h_.hunsigned int frequen
16、cy_test_count=0;unsigned int a=0;unsigned char code string1=FREQUENCY TEST SYSTEM ;unsigned char code string2=VALUE: ;unsigned char code string3=NO SIGNAL INPUT! ;unsigned char code string4=PLEASE PRESS RET ;unsigned long pin_value=0,count_kick1=0;unsigned long frequency_ge=0;unsigned long frequency
17、_shi=0;unsigned long frequency_bai=0;unsigned long frequency_qian=0;unsigned long frequency_wan=0;unsigned long frequency_shi_wan=0;unsigned long FREQUENCY_HIGH=0;unsigned long FREQUENCY_LOW=0;/*/ * fuction: void data_turning(unsigned char frequency_data)/ * input variable: frequency_data / * output
18、 variable: void / * note: data_turning function /*/void data_turning(unsigned long frequency_data) frequency_ge=frequency_data%10; frequency_shi=frequency_data/10%10; frequency_bai=frequency_data/100%10; frequency_qian=frequency_data/1000%10; frequency_wan=frequency_data/10000%10; frequency_shi_wan=
19、frequency_data/100000%10;/*/ * FUNCTION: PROGRAMABLE ENTRY/ * INPUT VARABLES: NONE / * OUTPUT VARIABLES: NONE / * NOTE: NONE /*/ main() unsigned char i; LCD_init(); /*timer1 and timer2 init*/ TMOD=0x51; TH1=0x00; /*初始化计数器0*/ TL1=0x00; TH0=0XB1; /初始化定时器1 20ms/ TL0=0XE0; TR1=1; /*打开定时器1*/ TR0=1; /*打开计数器0*/ ET1=1; /*定时器1中断允许*/ ET0=1; /*计数器0中断允许*/ EA=1; /*总中断中断允许*/ /*/ msdelay(10); write_command(0x01); msdelay(5); write_address(0x00);/告诉LCD1602的首地址 msdelay(5); i=0; while( string1i!=0 ) write_data(string1i);/写入数据/ i+; msdelay(100); for(i=0;i=50) TR1=0; FREQUENCY_HIGH=TH1; FREQUENCY_LOW=TL1
