PROTEL99se常见问题处理方法.docx
- 文档编号:10639306
- 上传时间:2023-02-22
- 格式:DOCX
- 页数:21
- 大小:33.06KB
PROTEL99se常见问题处理方法.docx
《PROTEL99se常见问题处理方法.docx》由会员分享,可在线阅读,更多相关《PROTEL99se常见问题处理方法.docx(21页珍藏版)》请在冰豆网上搜索。
PROTEL99se常见问题处理方法
PROTEL技术大全——集锦
PROTEL技术大全
1.原理图常见错误:
(1)ERC报告管脚没有接入信号:
a.创建封装时给管脚定义了I/O属性;
b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;
c.创建元件时pin方向反向,必须非pinname端连线。
(2)元件跑到图纸界外:
没有在元件库图表纸中心创建元件。
(3)创建的工程文件网络表只能部分调入pcb:
生成netlist时没有选择为global。
(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate.
2.PCB中常见错误:
(1)网络载入时报告NODE没有找到:
a.原理图中的元件使用了pcb库中没有的封装;
b.原理图中的元件使用了pcb库中名称不一致的封装;
c.原理图中的元件使用了pcb库中pinnumber不一致的封装。
如三极管:
sch中pinnumber为e,b,c,而pcb中为1,2,3。
(2)打印时总是不能打印到一页纸上:
a.创建pcb库时没有在原点;
b.多次移动和旋转了元件,pcb板界外有隐藏的字符。
选择显示所有隐藏的字符,缩小pcb,然后移动字符到边界内。
(3)DRC报告网络被分成几个部分:
表示这个网络没有连通,看报告文件,使用选择CONNECTEDCOPPER查找。
另外提醒朋友尽量使用WIN2000,减少蓝屏的机会;多几次导出文件,做成新的DDB文件,减少文件尺寸和PROTEL僵死的机会。
如果作较复杂得设计,尽量不要使用自动布线。
在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的,在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大。
PCB布线有单面布线、双面布线及多层布线。
布线的方式也有两种:
自动布线及交互式布线,在自动布线之前,可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。
必要时应加地线隔离,两相邻层的布线要互相垂直,平行
容易产生寄生耦合。
自动布线的布通率,依赖于良好的布局,布线规则可以预先设定,包括走线的弯曲次数、导通孔的数目、步进的数目等。
一般先进行探索式布经线,快速地把短线连通,然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线。
并试着重新再布线,以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了,它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用,还省出许多布线通道使布线过程完成得更加方便,更加流畅,更为完善,PCB板的设计过程是一个复杂而又简单的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会,才能得到其中的真谛。
1电源、地线的处理
既使在整个PCB板中的布线完成得都很好,但由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率。
所以对电、地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因,现只对降低式抑制噪音作以表述:
众所周知的是在电源、地线之间加上去耦电容。
尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:
地线>电源线>信号线,通常信号线宽为:
0.2~0.3mm,最经细宽度可达0.05~0.07mm,电源线为1.2~2.5mm
对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用(模拟电路的地不能这样使用)
用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。
或是做成多层板,电源,地线各占用一层。
2数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路(数字或模拟电路),而是由数字电路和模拟电路混合构成的。
因此在布线时就需要考虑它们之间互相干扰问题,特别是地线上的噪音干扰。
数字电路的频率高,模拟电路的敏感度强,对信号线来说,高频的信号线尽可能远离敏感的模拟电路器件,对地线来说,整人PCB对外界只有一个结点,所以必须在PCB内部进行处理数、模共地的问题,而在板内部数字地和模拟地实际上是分开的它们之间互不相连,只是在PCB与外界连接的接口处(如插头等)。
数字地与模拟地有一点短接,请注意,只有一个连接点。
也有在PCB上不共地的,这由系统设计来决定。
3信号线布在电(地)层上
在多层印制板布线时,由于在信号线层没有布完的线剩下已经不多,再多加层数就会造成浪费也会给生产增加一定的工作量,成本也相应增加了,为解决这个矛盾,可以考虑在电(地)层上进行布线。
首先应考虑用电源层,其次才是地层。
因为最好是保留地层的完整性。
4大面积导体中连接腿的处理
在大面积的接地(电)中,常用元器件的腿与其连接,对连接腿的处理需要进行综合的考虑,就电气性能而言,元件腿的焊盘与铜面满接为好,但对元件的焊接装配就存在一些不良隐患如:
①焊接需要大功率加热器。
②容易造成虚焊点。
所以兼顾电气性能与工艺需要,做成十字花焊盘,称之为热隔离(heatshield)俗称热焊盘(Thermal),这样,可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。
多层板的接电(地)层腿的处理相同。
5布线中网络系统的作用
在许多CAD系统中,布线是依据网络系统决定的。
网格过密,通路虽然有所增加,但步进太小,图场的数据量过大,这必然对设备的存贮空间有更高的要求,同时也对象计算机类电子产品的运算速度有极大的影响。
而有些通路是无效的,如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。
网格过疏,通路太少对布通率的影响极大。
所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54mm)或小于0.1英寸的整倍数,如:
0.05英寸、0.025英寸、0.02英寸等。
6设计规则检查(DRC)
布线设计完成后,需认真检查布线设计是否符合设计者所制定的规则,同时也需确认所制定的规则是否符合印制板生产工艺的需求,一般检查有如下几个方面:
线与线,线与元件焊盘,线与贯通孔,元件焊盘与贯通孔,贯通孔与贯通孔之间的距离是否合理,是否满足生产要求。
电源线和地线的宽度是否合适,电源与地线之间是否紧耦合(低的波阻抗)?
在PCB中是否还有能让地线加宽的地方。
对于关键的信号线是否采取了最佳措施,如长度最短,加保护线,输入线及输出线被明显地分开。
模拟电路和数字电路部分,是否有各自独立的地线。
后加在PCB中的图形(如图标、注标)是否会造成信号短路。
对一些不理想的线形进行修改。
在PCB上是否加有工艺线?
阻焊是否符合生产工艺的要求,阻焊尺寸是否合适,字符标志是否压在器件焊盘上,以免影响电装质量。
多层板中的电源地层的外框边缘是否缩小,如电源地层的铜箔露出板外容易造成短路。
概述
本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项,为一个工作组的设计人员提供设计规范,方便设计人员之间进行交流和相互检查。
线路板(PCB)级的电磁兼容设计
1.引言
印制线路板(PCB)是电子产品中电路元件和器件的支撑件,它提供电路元件和器件之间的电气连接,它是各种电子设备最基本的组成部分,它的性能直接关系到电子设备质量的好坏。
随着信息化社会的发展,各种电子产品经常在一起工作,它们之间的干扰越来越严重,所以,电磁兼容问题也就成为一个电子系统能否正常工作的关键。
同样,随着电于技术的发展,PCB的密度越来越高,PCB设计的好坏对电路的干扰及抗干扰能力影响很大。
要使电子电路获得最佳性能,除了元器件的选择和电路设计之外,良好的PCB布线在电磁兼容性中也是一个非常重要的因素。
既然PCB是系统的固有成分,在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费用。
但是,在印制线路板设计中,产品设计师往往只注重提高密度,减小占用空间,制作简单,或追求美观,布局均匀,忽视了线路布局对电磁兼容性的影响,使大量的信号辐射到空间形成骚扰。
一个拙劣的PCB布线能导致更多的电磁兼容问题,而不是消除这些问题。
在很多例子中,就算加上滤波器和元器件也不能解决这些问题。
到最后,不得不对整个板子重新布线。
因此,在开始时养成良好的PCB布线习惯是最省钱的办法。
有一点需要注意,PCB布线没有严格的规定,也没有能覆盖所有PCB布线的专门的规则。
大多数PCB布线受限于线路板的大小和覆铜板的层数。
一些布线技术可以应用于一种电路,却不能用于另外一种,这便主要依赖于布线工程师的经验。
然而还是有一些普遍的规则存在,下面将对其进行探讨。
为了设计质量好、造价低的PCB,应遵循以下一般原则:
2.PCB上元器件布局
首先,要考虑PCB尺寸大小。
PCB尺寸过大时,印制线条长,阻抗增加,抗噪声能力下降,成本也增加;过小,则散热不好,且邻近线条易受干扰。
在确定PCB尺寸后.再确定特殊元件的位置。
最后,根据电路的功能单元,对电路的全部元器件进行布局。
电子设备中数字电路、模拟电路以及电源电路的元件布局和布线其特点各不相同,它们产生的干扰以及抑制干扰的方法不相同。
此外高频、低频电路由于频率不同,其干扰以及抑制干扰的方法也不相同。
所以在元件布局时,应该将数字电路、模拟电路以及电源电路分别放置,将高频电路与低频电路分开。
有条件的应使之各自隔离或单独做成一块电路板。
此外,布局中还应特别注意强、弱信号的器件分布及信号传输方向途径等问题。
在印制板布置高速、中速和低速逻辑电路时,应按照图1-①的方式排列元器件。
在元器件布置方面与其它逻辑电路一样,应把相互有关的器件尽量放得靠近些,这样可以获得较好的抗噪声效果。
元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题。
原则之一是各部件之间的引线要尽量短。
在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。
如图1-②所示。
时钟发生器、晶振和CPU的时钟输入端都易产生噪声,要相互靠近些。
易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路。
如有可能,应另做电路板,这一点十分重要。
2.1在确定特殊元件的位置时要遵守以下原则:
(1)尽可能缩短高频元器件之间的连线,设法减少它们的分布参数和相互间的电磁干扰。
易受干扰的元器件不能相互挨得太近,输入和输出元件应尽量远离。
(2)某些元器件或导线之间可能有较高的电位差,应加大它们之间的距离,以免放电引出意外短路。
带高电压的元器件应尽量布置在调试时手不易触及的地方。
(3)重量超过15g的元器件、应当用支架加以固定,然后焊接。
那些又大又重、发热量多的元器件,不宜装在印制板上,而应装在整机的机箱底板上,且应考虑散热问题。
热敏元件应远离发热元件。
(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。
若是机内调节,应放在印制板上方便于调节的地方;若是机外调节,其位置要与调节旋钮在机箱面板上的位置相适应。
(5)应留出印制板定位孔及固定支架所占用的位置。
2.2根据电路的功能单元对电路的全部元器件进行布局时,要符合以下原则:
(1)按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使信号尽可能保持一致的方向。
(2)以每个功能电路的核心元件为中心,围绕它来进行布局。
元器件应均匀、整齐、紧凑地排列在PCB上,尽量减少和缩短各元器件之间的引线和连接。
(3)在高频下工作的电路,要考虑元器件之间的分布参数。
一般电路应尽可能使元器件平行排列。
这样,不但美观,而且装焊容易,易于批量生产。
(4)位于电路板边缘的元器件,离电路板边缘一般不小于2mm。
电路板的最佳形状为矩形。
长宽比为3:
2或4:
3。
电路板面尺寸大于200x150mm时.应考虑电路板所受的机械强度。
2.3PCB元器件通用布局要求:
电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合:
(1)低电子信号通道不能靠近高电平信号通道和无滤波的电源线,包括能产生瞬态过程的电路。
(2)将低电平的模拟电路和数字电路分开,避免模拟电路、数字电路和电源公共回线产生公共阻抗耦合。
(3)高、中、低速逻辑电路在PCB上要用不同区域。
(4)安排电路时要使得信号线长度最小。
(5)保证相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。
(6)电磁干扰(EMI)滤波器要尽可能靠近EMI源,并放在同一块线路板上。
(7)DC/DC变换器、开关元件和整流器应尽可能靠近变压器放置,以使其导线长度最小。
(8)尽可能靠近整流二极管放置调压元件和滤波电容器。
(9)印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。
(10)对噪声敏感的布线不要与大电流,高速开关线平行。
3.PCB布线
3.1印刷线路板与元器件的高频特性:
一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的多层结构。
在多层PCB中,设计者为了方便调试,会把信号线布在最外层。
PCB上的布线是有阻抗、电容和电感特性的。
阻抗:
布线的阻抗是由铜和横切面面积的重量决定的。
例如,1盎司铜则有0.49mΩ/单位面积的阻抗。
电容:
布线的电容是由绝缘体(EoEr)电流到达的范围(A)以及走线间距(h)决定的。
用等式表达为C=EoErA/h,Eo是自由空间的介电常数(8.854pF/m),Er是PCB基体的相关介电常数(在FR4碾压板中该值为4.7)
电感:
布线的电感平均分布在布线中,大约为1nH/mm。
对于1盎司铜线来说,在0.25mm(10mil)厚的FR4碾压板上,位于地线层上方的0.5mm(20mil)宽、20mm(800mil)长的线能产生9.8mΩ的阻抗,20nH的电感以及与地之间1.66pF的耦合电容。
在高频情况下,印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与电容等不可忽略。
电容的分布电感不可忽略,电感的分布电容不可忽略。
电阻会产生对高频信号的反射和吸收。
走线的分布电容也会起作用。
当走线长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过走线向外发射。
印刷线路板的过孔大约引起0.5pF的电容。
一个集成电路本身的封装材料引入2~6pF电容。
一个线路板上的接插件,有520nH的分布电感。
一个双列直插的24引脚集成电路插座,引入4~18nH的分布电感。
这些小的分布参数对于运行在较低频率下的微控制器系统是可以忽略不计的;而对于高速系统必须予以特别注意。
下面便是避免PCB布线分布参数影响而应该遵循的一般要求:
(1)增大走线的间距以减少电容耦合的串扰;
(2)平行地布电源线和地线以使PCB电容达到最佳;
(3)将敏感的高频线布在远离高噪声电源线的地方以减少相互之间的耦合;
(4)加宽电源线和地线以减少电源线和地线的阻抗。
3.2分割:
分割是指用物理上的分割来减少不同类型线之间的耦合,尤其是通过电源线和地线的耦合。
图2给出了用分割技术将4个不同类型的电路分割开的例子。
在地线面,非金属的沟用来隔离四个地线面。
L和C作为板子上的每一部分的过滤器,减少不同电路电源面间的耦合。
高速数字电路由于其更高的瞬时功率需求而要求放在靠近电源入口处。
接口电路可能会需要抗静电放电(ESD)和暂态抑制的器件或电路来提高其电磁抗扰性,应独立分割区域。
对于L和C来说,最好不同分割区域使用各自的L和C,而不是用一个大的L和C,因为这样它便可以为不同的电路提供不同的滤波特性。
3.3基准面的射频电流抑制:
不管是对多层PCB的基准接地层还是单层PCB的地线,电流的路径总是从负载回到电源。
返回通路的阻抗越低,PCB的电磁兼容性能越好。
由于流动在负载和电源之间的射频电流的影响,长的返回通路将在彼此之间产生射频耦合,因此返回通路应当尽可能的短,环路区域应当尽可能的小。
3.4布线分离:
布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。
所有的信号(时钟,视频,音频,复位等等)在线与线、边沿到边沿间应在空间上远离。
为了进一步的减小电磁耦合,将基准地布放在关键信号附近或之间以隔离其他信号线上产生的或信号线相互之间产生的耦合噪声。
3.5电源线设计:
根据印制线路板电流的大小,尽量加粗电源线宽度,减少环路电阻。
同时、使电源线、地线的走向和数据传递的方向一致,这样有助于增强抗噪声能力。
3.6抑制反射干扰与终端匹配:
为了抑制出现在印制线终端的反射干扰,除了特殊需要之外,应尽可能缩短印制线的长度和采用慢速电路。
必要时可加终端匹配。
终端匹配方法比较多,常见终端匹配方法见图3所示。
根据经验,对一般速度较快的TTL电路,其印制线条长于10cm以上时就应采用终端匹配措施。
匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。
时钟信号较多采用串联匹配,见图4所示。
3.7保护与分流线路:
在时钟电路中,局部去耦电容对于减少沿着电源干线的噪声传播有着非常重要的作用。
但是时钟线同样需要保护以免受其他电磁干扰源的干扰,否则,受扰时钟信号将在电路的其他地方引起问题。
设置分流和保护线路是对关键信号(比如:
对在一个充满噪声的环境中的系统时钟信号)进行隔离和保护的非常有效的方法。
PCB内的分流或者保护线路是沿着关键信号的线路两边布放隔离保护线。
保护线路不仅隔离了由其他信号线上产生的耦合磁通,而且也将关键信号从与其他信号线的耦合中隔离开来。
分流线路和保护线路之间的不同之处在于分流线路不必两端端接(与地连接),但是保护线路的两端都必须连接到地。
为了进一步的减少耦合,多层PCB中的保护线路可以每隔一段就加上到地的通路。
3.8局部电源和IC间的去耦:
在直流电源回路中,负载的变化会引起电源噪声。
例如在数字电路中,当电路从一个状态转换为另一种状态时,就会在电源线上产生一个很大的尖峰电流,形成瞬变的噪声电压。
局部去耦能够减少沿着电源干线的噪声传播。
连接着电源输入口与PCB之间的大容量旁路电容起着一个低频骚扰滤波器的作用,同时作为一个电能贮存器以满足突发的功率需求。
此外,在每个IC的电源和地之间都应当有去耦电容,这些去耦电容应该尽可能的接近IC引脚,这将有助于滤除IC的开关噪声。
配置去耦电容可以抑制因负载变化而产生的噪声,是印制线路板的可靠性设计的一种常规做法,配置原则如下:
(1)电源输入端跨接10~100μF的电解电容器。
如有可能,接100μF以上的更好。
(2)原则上每个集成电路芯片都应布置一个0.01μF的瓷片电容,如遇印制板空隙不够,可每4~8个芯片布置一个1~10μF的钽电容。
这种器件的高频阻抗特别小,在500kHz~20MHz范围内阻抗小于1Ω,而且漏电流很小(0.5μA以下)。
最好不用电解电容,电解电容是两层溥膜卷起来的,这种结构在高频时表现为电感。
(3)对于抗噪能力弱、关断时电源变化大的器件,如RAM、ROM存储器件,应在芯片的电源线和地线之间直接接入高频退耦电容。
(4)电容引线不能太长,尤其是高频旁路电容不能有引线。
去耦电容值的选取并不严格,可按C=1/f计算:
即10MHz取0.1μF。
对微控制器构成的系统,取0.1~0.01μF之间都可以。
好的高频去耦电容可以去除高到1GHz的高频成份。
陶瓷片电容或多层陶瓷电容的高频特性较好。
此外,还应注意以下两点:
(1)在印制板中有接触器、继电器、按钮等元件时.操作它们时均会产生较大火花放电,必须采用RC吸收电路来吸收放电电流。
一般R取1~2kΩ,C取2.2~4.7μF。
(2)CMOS的输入阻抗很高,且易受感应,因此在使用时对不用端要通过电阻接地或接正电源。
3.9布线技术:
3.9.1过孔
过孔一般被使用在多层印制线路板中。
当是高速信号时,过孔产生1到4nH的电感和0.3到0.5pF的电容。
因此,当铺设高速信号通道时,过孔应该被保持绝对的最少。
对于高速的并行线(如地址和数据线),如果层的改变是不可避免,应该确保每根信号线的过孔数一样。
3.9.245度角的路径
与过孔相似,直角的转弯路径应该被避免,因为它在内部的边缘能产生集中的电场。
该场能耦合较强噪声到相邻路径,因此,当转动路径时全部的直角路径应该采用45度。
图5是45度路径的一般规则。
3.9.3短截线
如图6所示短截线会产生反射,同时也潜在增加辐射天线的可能。
虽然短截线长度可能不是任何系统已知信号波长的四分之一整数,但是附带的辐射可能在短截线上产生振荡。
因此,避免在传送高频率和敏感的信号路径上使用短截线。
3.9.4树型信号线排列
虽然树型排列适用于多个PCB印制线路板的地线连接,但它带有能产生多个短截线的信号路径。
因此,应该避免用树型排列高速和敏感的信号线。
3.9.5辐射型信号线排列
辐射型信号排列通常有最短的路径,以及产生从源点到接收器的最小延迟,但是这也能产生多个反射和辐射干扰,所以应该避免用辐射型排列高速和敏感信号线。
3.9.6不变的路径宽度
信号路径的宽度从驱动到负载应该是常数。
改变路径宽度时路径阻抗(电阻,电感,和电容)会产生改变,从而产生反射和造成线路阻抗不平衡。
所以最好保持路径宽度不变。
3.9.7洞和过孔密集
经过电源和地层的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。
这个区域不仅成为信号活动的“热点”,而且供电面在这点是高阻,影响射频电流传递。
3.9.8切分孔隙
与洞和过孔密集相同,电源层或地线层切分孔隙(即长洞或宽通道)会在电源层和地层范围内产生不一致的区域,就象绝缘层一样减少他们的效力,也局部性地增加了电源层和地层的阻抗。
3.9.9接地金属化填充区
所有的金属化填充区应该被连接到地,否则,这些大的金属区域能充当辐射天线。
最小化环面积
保持信号路径和它的地返回线紧靠在一起将有助于最小化地环,因而,也避免了潜在的天线环。
对于高速单端信号,有时如果信号路径没有沿着低阻的地层走,地线回路可能也必须沿着信号路径流动来布置。
3.10其它布线策略:
采用平行走线可以减少导线电感,但导线之间的互感和分布电容会增加,如果布局允许,电源线和地线最好采用井字形网状布线结构,具体做法是印制板的一面横向布线,另一面纵向布线,然后在交叉孔处用金属化孔相连。
为了抑制印制板导线之间的串扰,在设计布线时应尽量避免长距离的平行走线,尽可能拉开线与线之间的距离,信号线与地线及电源线尽可能不交叉。
在一些对干扰十分敏感的信号线之间设置一根接地的印制线,可以有效地抑制串扰。
3.10.1为了避免高频信号通过印制导线时产生的电磁辐射,在印制线路板布线时,需注意以下几点:
(1)布线尽可能把同一输出电流而方向相反的信号利用平行布局方式来消除磁场干扰。
(2)尽量减少印制导线的不连续性,例如导线宽度不要突变,导线的拐角应大于90度,禁止环状走线等。
(3)时钟信号引线最容易产生电磁辐射干扰,走线时应与地线回路相靠近。
(4)总线驱动器应紧挨其欲驱动的总线。
对于那些离开
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PROTEL99se 常见问题 处理 方法