TST交换网络的设计.docx
- 文档编号:11948524
- 上传时间:2023-04-16
- 格式:DOCX
- 页数:21
- 大小:440.45KB
TST交换网络的设计.docx
《TST交换网络的设计.docx》由会员分享,可在线阅读,更多相关《TST交换网络的设计.docx(21页珍藏版)》请在冰豆网上搜索。
TST交换网络的设计
西南石油大学
程控交换原理课程设计
课程程控交换
题目T-S-T交换网络的设计
院系
专业年级通信工程
指导教师
学生
学号
前言...........................................3
第一章T-S-T网络基本原理4
1.1T接线器的简介及工作原理4
1.2S接线器的简介及工作原理6
1.3T-S-T交换网络7
第二章硬件介绍8
2.1时分交换芯片MT89808
2.2空分交换芯片MT881610
2.3单片机AT89C5113
2.4锁存器74HC57316
第三章T-S-T网络总体设计及性能分析17
总结及心得体会19
参考文献19
前言
对于一个完整的通信系统来说,它由终端、交换、传输三部分构成,交换是通信系统的核心。
其中,时分接线器(T型)和空分接线器(S型)是程控交换技术中最基本的交换单元电路。
单独的T接线器和S接线器,只适用于容量比较小的交换机,而对于大容量的交换机通常选用空分交换芯片和时分交换芯片构成TST交换网络,完成多语音用户间的交换。
其次,利用TST网络。
TST(时分-空分-时分)交换网络是在电路交换系统中经常使用的一种交换网络,它是三级交换网络,两侧为T接线器,分别作为初级T和次级T,中间一级为S接线器,S级的出入线数决定于两侧T接线器的数量。
第1级T接线器:
负责输入母线的时隙交换。
S接线器:
负责母线之间的空间交换。
第2级T接线器:
负责输出母线的时隙交换。
这次课程设计利用时分交换芯片MT8980及空分交换芯片MT8816构成TST交换网络,它是在现代交换原理的基础上形成的。
其中,输入级T型接线器为顺序写入、控制读出,中间级S型接线器为输入控制方式也可以是输出控制工作方式,输出级T型接线器工作方式为控制写入、顺序读出。
T-S-T交换网络的设计
通常单独的T接线器和S接线器只适用于容量比较小的交换机,对于大容量的交换机通常采用T-S-T交换网路。
用空分交换芯片和时分交换芯片构成T-S-T交换网络。
要求:
(1)熟悉T接线器和S接线器的功能,以及构成T-S-T交换网络的方法。
(2)查阅相关芯片的资料,根据题目要求选择具体芯片,熟悉各芯片的工作原理、性能及使用方法。
(3)完成硬件设计,画出原理图
第一章T-S-T网络基本原理
在交换过程中,既有时隙的交换----时间交换,又有复用线间的交换----空间交换,可以通过接线器实现。
两种基本接线器:
时间接线器:
T接线器,完成时隙的交换
空间接线器:
S接线器,完成复用线间的交换。
1.1T时间接线器的简介及工作原理
进行时隙的交换采用的是T接线器,结构上是由话音存储器和控制存储器两部分组成,都由RAM构成。
话音存储器用来暂存话音数字编码信息,每个话路为8bit。
SM的容量即SM的存储单元数等于时分复用线上的时隙数。
控制存储器用来存放SM的地址码(单元),CM的容量通常等于SM的容量,每个单元所存储SM的地址码是由处理机控写入。
T接线器工作原理方面就控制存储器对话音存储器的控制而言,可有两种控制方式:
①顺序写入,控制输出,简称“输出控制”。
②控制写入,顺序写出,简称“输入控制”。
其控制方式如下图
(1),图
(2):
图1.1输入控制图1.2输出控制
输出控制方式是怎样工作的?
T接线器是相同母线上的时隙交换,如图1.1中的输入话音在TS50,经过T接线器以后交换至TS450,然后输出至下一级。
CPU根据这一要求,通过软件在控制存储器的450号单元写入“50”。
这个写入是由CPU控制进行的,因此把它叫做“控制写入”,有的书上叫做“随机写入”。
这是因为写入到控制存储器去的时间是随机的,即根据CPU的需要而定,和PCM的时隙定位时间无关。
控制存储器的读出由定时脉冲控制,按照时隙号读出相应单元容。
如0#时隙,读出0#单元容;1#时隙读出1#单元容······这种工作方式叫做“顺序读出”。
话音存储器的工作方式正好和控制存储器的方式相反,即是“顺序写入,控制读出”。
也就是说,由定时脉冲控制,按顺序将不同时隙的话音信号写入相应的单元中去。
写入的单元号和时隙号一一对应。
而读出是则要根据控制存储器的控制信息(读出数据)而进行。
这种方式也叫做“顺序写入,随机读出”。
由于向话音存储器输入话音信号不受CPU控制,而输入话音信号(读出时)受到CPU控制的控制存储器的控制,因此把它总称为“输出控制”方式。
输入控制方式是怎样工作的?
话音存储器的写入时要受控制存储器的控制,而其读出则受定时脉冲控制按顺序读出。
控制存储器的工作方式任然是“控制写入、顺序读出”。
即由CPU控制写入,在定时脉冲控制下按顺序读出。
但是CPU写入到控制存储器的容却不同了。
图1.2中CPU要在控制存储器的50号单元写入容“450”。
然后控制存储器按顺序读出,在TS50时读出容“450”作为话音存储器写入地址,将输入端TS50中的话音容写入到450号单元中去。
话音存储器按顺序读出,在TS450读出450号单元容,这也就是TS50的输入容,这样完成了时隙交换。
输入和输入方式比较
输出控制
地址
容
存储器字长
SM
输入时隙m
话音信息A
8bit
CM
输出时隙n
A的地址
与m有关
输入控制
地址
容
存储器字长
SM
输入时隙n
话音信息A
8bit
CM
输出时隙m
A的地址
与n有关
1.2S空间接线器的简介及工作原理
不同母线之间的交换采用的是S接线器,它包括一个n×n的电子交叉矩阵和对应的控制存储器。
n×n的交叉矩阵有n条输入复用线和n条输出复用线,每条复用线上传送由若干个时隙组成的同步时分复用信号,任一条输入复用线可以选通任一条输出复用线。
这里我们说成复用线,而不一定是一套32路的PCM系统,是因为实际上还要将各个PCM系统进一步复用,使一条复用线上具有更多的时隙,以更高的码率进入电子交叉矩阵,从而提高性能。
因为每条复用线上具有若干个时隙,也即每条复用线上传送了若干个用户的信息,所以,输入复用线与输出复用线应在某一个指定时隙接通。
所以说,空间接线器不进行时隙交换,而仅仅实现同一时隙的空间交换。
当然,对应于一定出入线的各个交叉点是按复用时隙而高速工作;而在这个意义上,空间接线器是以时分方式工作的。
如下图(3),图(4)所示:
输入与输出方式比较
输出控制
地址
容
单元字长
CM
时隙号
入线号
出线数
输入控制
地址
容
单元字长
CM
时隙号
出线号
入线数
有上我们可得到S接线器与T接线器的差别:
区别
T型接线器
S型接线器
完成的交换类型
时隙交换
母线交换
交换过程的有无时延
存储交换,有时延
实时交换,无时延
可否单独构成数字交换网络
可
否。
必须与T接线器组合使用
1.3T-S-T交换网络
T-S-T是三级交换网络,两侧为T接线器,中间一级为S接线器,S级的出入线数决定于两侧T接线器的数量。
第1级T接线器:
负责输入母线的时隙交换。
S接线器:
负责母线之间的空间交换。
第2级T接线器:
负责输出母线的时隙交换。
而两个T接线器的控制方式是一般不同的,这样便于CM的合用。
因为采用两个T级,可充分利用时分接线器成本低和无阻塞的特点,并利用S级扩大容量,使他具有成本低,阻塞率小和路由寻找简单等特点。
这种数字交换网引入了空分级S,改善了话务的疏散功能,并通过扩大S级的输入母线和输出母线,将多个时分接线器连接起来,大幅度提高了交换网的容量。
图(5)中S级之前的称为前T级,S级之后的称为后T级。
图1.5T-S-T网络图
为减少选路次数,简化控制,可使两个方向的部时隙具有一定的对应关系,通常可相差半帧,俗称反相法,即:
设:
Nf=一帧的时隙数,Na=A到B方向的部时隙数,Nb=B到A方向的部时隙数
则:
Nb=Na+Nf/2
TST网络完全无阻塞的条件:
m(部时隙数)=2n(输入时隙数)
在实际应用中,用户A所在的同一组T级网络中前T级和后T级使用同一个控制存储器来控制,但两者最高位是倒相关系,同样的方法,用户B所属的T级网络也是采用的同一个控制存储器来控制,只需要将最高位反相后送给后T级。
这样在电路上大大的简化了控制电路的复杂程度。
第二章硬件介绍
2.1时分交换芯片
(1)MT8980基本特性
它部含串/并交换器、数据存储器、帧计数器、控制接口电路、接续存储器、控制寄存器、输出复用电路及并/串变换器等功能单元。
输入和输出均连接8条PCM基群数据线,在控制信号作用下,可实现240、256路数字话音或数据的无阻塞数字交换。
它是目前集成度较高的新型数字交换电路,可用于中、小型程控用户数字交换机。
(2)MT8980工作原理
图2.1MT8980的功能框图
MT8980芯片管脚图:
图2.2MT89980芯片管脚图
如图2.2,该芯片有STI0~STI7八个串行输入通路:
STO0~STO7八个串行输出通路。
每个输入通路上能够接收2.048Mbit/s的码流。
2.048Mbit/s对应着32个话路的语音信号的PCM码流。
因此该芯片能同时接收256(32×8)个话路的语音信流。
在CPU的控制下可以实现这256个话路中间的任意两个话路之间的交换。
是芯片的输入时钟,频率为4.096MHz,它给芯片的输入输出码流定位。
是2.048Mbit/s码流的帧同步信号。
通过控制接口CPU可以对芯片部的寄存器进行读写。
A0~A5是微处理器接口时地址信号输入。
D0~D7是微处理器接口时双向数据输入/输出(三态)。
是片选信号输入,低电平有效。
DS是微处理器接口时数据输入选通信号,高电平有效。
R/是微处理器接口时读、写控制信号,若输入高电平,为读出;若输入低电平,则为写入。
ODE是输出驱动允许。
若该输入保持高电平,则STO0~STO7输出驱动器正常工作;若为低电平,则STO0~STO7呈高阻。
CSTO是控制总线输出。
每帧由256b组成,每码元为接续存储器高位256个存贮单元第1位的值。
第0码流相应的码元先输出。
是数据应答信号输出(开漏输出),它为微处理器接口时数据证实信号,若此端下拉至低电平,电路处理完数据,通常经接+5V。
在芯片部各个输出通路中的每个时隙都对应着两个连接寄存器(低位寄存器、高位寄存器),另外还有一个控制寄存器,通过对这些寄存器的设置可以使MT8980完成各种功能。
2.2空分交换芯片
图2.3空分交换MT8816功能及管脚排列图
MT8816芯片管脚图:
图2.4MT8816芯片管脚图
(1)空分交换MT8816基本特性
该芯片是8×16模拟开关阵列,它含7—128线地址译码器,控制锁存器和8×16交叉点开关阵列,其电路的基本特性为:
1.8×16模拟开关阵列功能
2.导通电阻(VDD=12V)15Ω
3.导通电阻偏差(VDD=12V)5Ω
4.模拟信号最大幅度12VPP
5.开关带宽45MHZ
6.非线性失真0.01%
7.电源4.5V~13.2V
8.工艺CMOS
(2)MT8816管脚说明
COL0~COL7列输入\输出,开关阵列8路列输入或输出。
ROW0~ROW15行输入\输出,开关阵列16路列输入或输出。
ACOL0~ACOL2列地址码输入,对开关阵列进行列寻址。
AROW0~AROW3行地址码输入,对开关阵列进行行寻址。
ST选通脉冲输入,高电平有效,使地址码与数据得以控制相开关
的通、断。
在ST上升沿前,地址必须进入稳定态,在ST下降
沿处,数据也应该是稳定的。
DI数据输入,若DI为高电平,不管CS处于什么电平,均将
全部开关置于截止状态。
RESET复位信号输入,若为高电平,不管CS处于什么电平,均将
全部开关置于截止状态。
CS片选信号输入,高电平有效。
VDD正电源,电压围为4.5~13.2V。
VEE负电源,通常接地。
VSS数字地。
(3)MT8816工作原理
图2.5MT8816交换矩阵示意图
MT8816是一片8×16模拟交换矩阵CMOS大规模集成电路芯片,图中有8条COL线(COL0—COL7)和16条ROW线(ROW0~ROW15),形成一个模拟交换矩阵。
它们可以通过任意一个交叉点接通。
芯片有保持电路,因此可以保持任一交叉接点处于接通状态,直至来复位信号为止。
CPU可以通过地址线ACOL2~ACOL0和数据线AROW3∽AROW0进行控制和选择需要接通的交叉点号。
ACOL2~ACOL0管COL7~COL0中的一条线。
ACOL2~ACOL0编成二进制码,经过译码以后就可以接通交叉点相应的COLi;AROW3~AROW0管ROW15~ROW0中的一条。
AROW3~AROW0编成二进制码,经过译码以后就可以接通交叉点相应的ROWi。
例如要接通L1和J0之间的交叉点。
这时一方面向ACOL0~ACOL2送001,另一方向面向AROW3~AROW0送0000,当送出地址启动门ST时,就可以将相应交叉点接通了。
图中还有一个端子叫”CS”,它是片选端,当CS为”1”时,全部交叉点就打开了。
综上所述,该电路是由7~128线地址译码器、128位控制数据锁存器与8×16开关阵列组成,在电路处于正常开、关工作状态下,CS应为高电平,RESET为低电平,地址码输入选择锁存单元及开关阵列对应的交叉点处于开的状态,这样数据DI在ST下降沿时刻被异步写入锁存单元,并控制所选交叉点开关的通、断,若DI为低电平,则开关截止,其地址译码真值表如表所示。
2.3AT89C51(单片机)
AT89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROM—FalshProgrammableandErasableReadOnlyMemory)的低电压,高性能CMOS8位微处理器,俗称单片机。
该器件采用ATMEL高密度非易失存储器制造技术制造,与工业标准的MCS-51指令集和输出管脚相兼容。
由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的AT89S51是一种高效微控制器,为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。
管脚如图所示:
图2.6AT89C51单片机管脚图
管脚说明:
P0口:
P0口为一个8位漏级开路双向I/O口,每脚可吸收8TTL门电流。
当P1口的管脚第一次写1时,被定义为高阻输入。
P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。
在FIASH编程时,P0口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。
P1口:
P1口是一个部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4TTL门电流。
P1口管脚写入1后,被部上拉为高,可用作输入,P1口被外部下拉为低电平时,将输出电流,这是由于部上拉的缘故。
在FLASH编程和校验时,P1口作为第八位地址接收。
P2口:
P2口为一个部上拉电阻的8位双向I/O口,P2口缓冲器可接收,输出4个TTL门电流,当P2口被写“1”时,其管脚被部上拉电阻拉高,且作为输入。
并因此作为输入时,P2口的管脚被外部拉低,将输出电流。
这是由于部上拉的缘故。
P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时,P2口输出地址的高八位。
在给出地址“1”时,它利用部上拉优势,当对外部八位地址数据存储器进行读写时,P2口输出其特殊功能寄存器的容。
P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口:
P3口管脚是8个带部上拉电阻的双向I/O口,可接收输出4个TTL门电流。
当P3口写入“1”后,它们被部上拉为高电平,并用作输入。
作为输入,由于外部下拉为低电平,P3口将输出电流(ILL)这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口:
P3.0RXD(串行输入口)
P3.1TXD(串行输出口)
P3.2/INT0(外部中断0)
P3.3/INT1(外部中断1)
P3.4T0(记时器0外部输入)
P3.5T1(记时器1外部输入)
P3.6/WR(外部数据存储器写选通)
P3.7/RD(外部数据存储器读选通)
P3口同时为闪烁编程和编程校验接收一些控制信号。
RST:
复位输入。
当振荡器复位器件时,要保持RST脚两个机器周期的高电平时间。
ALE/PROG:
当访问外部存储器时,地址锁存允许的输出电平用于锁存地址的地位字节。
在FLASH编程期间,此引脚用于输入编程脉冲。
在平时,ALE端以不变的频率周期输出正脉冲信号,此频率为振荡器频率的1/6。
因此它可用作对外部输出的脉冲或用于定时目的。
然而要注意的是:
每当用作外部数据存储器时,将跳过一个ALE脉冲。
如想禁止ALE的输出可在SFR8EH地址上置0。
此时,ALE只有在执行MOVX,MOVC指令是ALE才起作用。
另外,该引脚被略微拉高。
如果微处理器在外部执行状态ALE禁止,置位无效。
/PSEN:
外部程序存储器的选通信号。
在由外部程序存储器取指期间,每个机器周期两次/PSEN有效。
但在访问外部数据存储器时,这两次有效的/PSEN信号将不出现。
/EA/VPP:
当/EA保持低电平时,则在此期间外部程序存储器(0000H-FFFFH),不管是否有部程序存储器。
注意加密方式1时,/EA将部锁定为RESET;当/EA端保持高电平时,此间部程序存储器。
在FLASH编程期间,此引脚也用于施加12V编程电源(VPP)。
XTAL1:
反向振荡放大器的输入及部时钟工作电路的输入。
XTAL2:
来自反向振荡器的输出。
2.4锁存器(74HC573)
管脚图:
图2.7锁存器74HC573管脚图
当LE为高时,数据从Dn输入到锁存器,在此条件下,锁存器进入透明模式,也就是说,锁存器的输出状态将会随着对应的D输入每次的变化而改变。
当LE为低时,锁存器将存储D输入上的信息一段就绪时间,直到LE的下降沿来临。
当OE为低时,8个锁存器的容可被正常输出;当OE为高时,输出进入高阻态。
OE端的操作不会影响锁存器的状态。
74HC573和74LS373原理一样,8数据锁存器。
主要用于数码管、按键等等的控制,其真值表:
DnLEOEOn
HHLH
LHLL
XLLQo
XXHZ
这个就是真值表,表示这个芯片在输入和其它的情况下的输出情况。
每个芯片的数据手册(datasheet)中都有真值表
第三章TST交换网络总体设计及性能分析
3.1TST网络设计
本次设计利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络,完成多语音用户间的交换。
具体原理如下图3.1所示:
图3.1T-S-T交换网络原理框图
这次设计利用时分交换芯片MT8980和空分交换芯片MT8816构成T-S-T交换网络,用单片机AT89C51完成多语音用户间的交换。
TST数字交换网络的控制系统主要由处理机和存储器组成,处理机通过软件程序来指令硬件,软件协调动作;存储器用来存放软件程序及有关数据。
控制系统是程控交换机的核心,其主要任务是执行存储程序和各种命令,以控制相应的硬件,实现信息的交换和系统地维护和管理功能。
控制系统地主体是微处理器,
AT89C51 与MT8980之间的接口信号主要有地址线A0~A5、数据线D0~D7、片选信号/CS、读写信号R/W、数据输入选通信号DS、数据应答信号/DTA。
连接方式及功能如表所示。
硬件设计连接方式及功能 :
芯片
连接方式
实现功能
AT89C51
P15和P14分别连接MT8980的DTA和DS
实现数据交换的同步, 在DS信号的上升沿时刻, 如果MT8980的片选信号/CS、数据线、地址线以及读写信号R/W 有效, 则CPU开始对MT8980进行读或写操作。
当MT8980与89C51 之间完成相应的数据发送或者接收之后, DTA 送出一个下降沿, 表示这次数据交换完成,然后通过软件来控制具体的时隙交换。
P26连接MT8980的R/W
通过置位和复位实现对MT8980的读写控制P26=0W,P26=1R
P2口连接MT8980的 A0~A4P27连接MT8980的A5
A5=0控制A5=1时隙选择中间时隙,中间时隙通过A0~A4的寻址来决定
P25﹑P24﹑P23分别连接前一片MT8980﹑MT8816后一片MT8980的CS
对MT8980和MT8816进行片选
P0口连接MT8980D的D0~D7和72HC573的D0 ~D7
完成数据的传输和进行锁存, 从74HC573出来的数据进入空分芯片MT8816进行空间交换,与后T级连接为了进一步实现时隙交换。
XTAL1,XTLA2接入片外时钟发生器
XTAL1为振荡器反相放大器和时钟发生电路的输入,XTLA2为反相放大器的输出。
使用晶振C1,C2=(30 ~40)pF使用瓷谐振时C1,C2=(40 ~50)pF,本次设计选30pF。
MT8816
ACOL0 ~ACOL2﹑AROW0 ~AROW3连接72HC573的Q1 ~Q7
通过AT89C51控制具体的信道交换,芯片由输入的行地址和列地址来选择电导通的点,从而实现空间上的电路交换
MT8816的COL0~COL3与前T级8980的STO0~STO7,MT8816的ROW0~ROW3连接后T级STI0~STI7
实现输入母线和输出母线的连接假设ACOL0~COL2送000,AROW0~AROW2送0011,实现L0与J3接通。
时间接线器和空间接线器是程控交换技术中最基本的交换单元电路。
单独的T接线器和S接线器,只适用于容量比较小的交换机,而对于比较大容量的交换机通常选用空分交换芯片和时分交换芯片构成T-S-T交换网络,完成多语音信号间的交换。
在本设计中使用了两片MT8980芯片,并且使用了MT8980八路输入中的四路PCM输入,完成了128个时隙的交换,这样在MT8816芯片的交换中就有四路空闲,通过对MT8980进行级联即使用四片MT8816,可以很方便地进行对本系统扩展,实现256个时隙的交换,提高系统容量
总结及心得体会
本系统成本较低,并且工作稳定。
用单片MT8980可以实现256个用户的交换工作,并能实现出局呼叫。
本地呼叫和出局呼叫的呼损率都达到了预期的设计目标,能够满足用户的正常使用。
并指出了MT8980与CPU的接口设计,以及对MT8980的程序控制。
对交换技术作了简单介绍,在此基础上着重介绍了利用MT8980和MT8816实现小型数字程控交换的设计方案,介绍了交小型数字程控交换机软件系统设计的核心部分。
设计过程中查阅了大量的有关T-S-T网络设计的书籍,掌握了T接线器和S接线器的功能,以及构成T-S-T网络的方法,正确理解了接线器的组成,工作方式和工作原理,巩固了以前所学过的知识.通过这次课程设计使我懂得了理论与实际相结合的必要性,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从理论中得出结论,才能真正为社会服务,从而提高自己的实际动手能力和独立
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- TST 交换 网络 设计