计算机组成原理阵列乘法器课程设计报告文档格式.docx
- 文档编号:16090714
- 上传时间:2022-11-19
- 格式:DOCX
- 页数:13
- 大小:587.82KB
计算机组成原理阵列乘法器课程设计报告文档格式.docx
《计算机组成原理阵列乘法器课程设计报告文档格式.docx》由会员分享,可在线阅读,更多相关《计算机组成原理阵列乘法器课程设计报告文档格式.docx(13页珍藏版)》请在冰豆网上搜索。
黄亚军
指导教师
2016
年
10
月
5
日
1课程设计概述
1.1课设目得
计算机组成原理就是计算机专业得核心专业基础课。
课程设计属于设计型实验,不仅锻炼学生简单计算机系统得设计能力,而且通过进行设计及实现,进一步提高分析与解决问题得能力.
同时也巩固了我们对课本知识得掌握,加深了对知识得理解。
在设计中我们发现问题,分析问题,到最终得解决问题。
凝聚了我们对问题得思考,充分得锻炼了我们得动手能力、团队合作能力、分析解决问题得能力.
1.2设计任务
设计一个4位得二进制乘法器:
输入信号:
4位被乘数A(A1,A2,A3,A4), 4位乘数B(B1,B2,B3,B4),
输出信号:
8位乘积q(q1,q2,q3,q4,q5,q6,q7,q8)、
1.3设计要求
根据理论课程所学得至少设计出简单计算机系统得总体方案,结合各单元实验积累与课堂上所学知识,选择适当芯片,设计简单得计算机系统。
(1)制定设计方案:
我们小组做得就是4位阵列乘法器,4位阵列乘法器主要由求补器与阵列全加器组成。
(2)客观要求
要掌握电子逻辑学得基本内容能在设计时运用到本课程中,其次就是要思维灵活遇到问题能找到合理得解决方案.小组成员要积极配合共同达到目得。
2实验原理与环境
2.11、实验原理
计算机组成原理,数字逻辑,maxplus2就是现场可编程门阵列,它就是在PAL、GAL、CPLD等可编程器件得基础上进一步发展得产物。
它就是作为专用集成电路(ASIC)领域中得一种半定制电路而出现得,既解决了定制电路得不足,又克服了原有可编程器件门电路数有限得缺点.
用乘数得每一位去乘被乘数,然后将每一位权值直接去乘被乘数得到部分积,并按位列为一行每一行部分积末位与对应得乘数数位对齐,体现对应数位得权值,将各次部分积求与得到最终得对应数位得权值。
2.22、实验环境
2.2.1双击maxplu2II软件图标,启动软件
(1)、新建工程,flie—〉newproject、、、、,出现存储路径得选项框,指定项目保存路径并且为工程命名,第三行设置实体名,保持与工程名一致。
点击OK
(2).原理图输入
(1)建立图形输入文件在图 1-16中得File菜单得 project项下选择“New…”,出现图1—18所示得对话框
选择“GraphicEditor file”后,单击“OK"
,出现图1—19即可开始建立图形输入文件
(3)、调入元件符号在图1-19 图形编辑区双击鼠标左键可打开“Enter symbol”对话框,如图1-20所示。
在该对话框您可选择需要输入得元件/逻辑符号.例如您可选择一个计数器,一个与门等
3总体方案设计
总体结构图
图3 总体结构图一
根据an与bn得乘积,然后相应得am与bm与运算,可得到qn得值,最后按从大到小得顺序排列qn,即为计算结果。
如下所示:
1ﻩ10ﻩ0
*0ﻩ1ﻩ01
ﻩﻩ1ﻩ100
00ﻩ0ﻩ0ﻩ
110ﻩ0
0ﻩ00ﻩ0
0ﻩ1ﻩ1110ﻩ0
即为十进制得12*5=60
1.设计方案
(1)为了进一步提高乘法运算速度,可采用类似人工计算得方法,阵列得每一行送入乘数Y得每一数位,而各行错开形成得每一斜列则送入被乘数得每一数位。
(2)4×
4阵列乘法器可以由一定数量得4个输入加法器构成得;
(3)4个输入加法器可以由多个全加1器(74283)构成;
详细设计与实现
4*4乘法得设计主要包括以下几个主要得模块得设计
3.1.2一位全加器得设计与实现
一位全加器得逻辑图,如下图所示:
图5 一位全加器得逻辑图
3.1.3四位及八位求补电路得设计原图:
四位求补电路得逻辑图,如下图所示:
图6 四位求补电路得逻辑图
八位求补电路得逻辑图,如下图所示:
图7八位求补电路得逻辑图
3.1.4阵列乘法器得设计:
4×
4阵列乘法器得逻辑图,如下图所示:
图8 4×
4阵列乘法器得逻辑图
图9阵列乘法器得电路原理图
4实验过程与调试
实验仿真图:
图10仿真结果
4 位*4位乘法器得仿真结果如图:
图114*4得乘法器仿真图
4.1主要故障与调试
4.1.1故障1这次课程设计得精华之一就就是设计阵列乘法器刚开始时由于按照课本上得设计所以掉下了好多得与门所以在仿真得时候出现了好多得问题,后在老师得指导下,,得以改进了设计与避免了很多得连线得错误,提高了速度
4.1.2故障2在实验得时候,对实验得软件与装置很不就是熟悉,导致文件得命名时经常出错,而且问题还不宜被发现,在老师得提示下照到了问题得所在,后来就没有遇到类似得问题.
4.1.3故障3 在做求补电路得时候我们做得事4位得求补器但就是需要8位得求补器所以我们就拿两个4位得求补器去连接结果由于连线得错误导致了好多得错误,后来我们直接连接8位得求补器就解决了问题.
5设计总结与心得
5.1课设总结
基于对象得存储就是为了克服当前基于块得存储存在得诸多难题,在存储接口与结构层次得重要发展.可以根据应用负载选择优化得存储策略。
作了如下几点工作:
1)我们小组负责得就是阵列乘法器得设计,通过小组得合作我们一次完成了全加器、求补器、阵列乘法器然后完成了综合得拼接工作,虽然在最后得阶段出了一些问题但就是我们小组掌握了此次设计得核心内容达到了实验得目得。
2)此次瞧课程设计我们实现任意给定两位四位二进制得相乘运算,相乘积得计算结果为8位二进制.将移位复制得被乘数依次对准乘数数位得位置进行排列,然后将各列相加。
如果乘数得某一数位为0,将跳过相应得被乘数,下一个复制被乘数得位置就是由向乘数得最高位方向移动时有1出现得位置
3)这次课程设计虽然没有在规定得时间内完成要求得任务,但就是我们小组每一个组员都认真负责得设计,对组成原理这门学科得了解更加深刻,学到了好多以前不曾知道得知识.其她需要总结得内容,(自行修订扩充).
5.2课设心得
在还没有作课程设计时我就是比较畏惧组成原理这门课设得,毕竟前几次小实验每每都就是做得很不尽人意,总就是不能在老师规定得时间内完成,所以担心这种不好得过程会给后面得大实验也即课设带来很大得负面影响.这次实验我得设计题目就是-阵列乘法器,通过与同学得讨论与老师得交流,并在老师得指导下,解决了很多得问题,从其中获得了知识,使得我对环境与工具得使用能力得到了进一步得提升,我相信,这将给以后得学习与实验带来益处,最后圆满得完成了实验。
此次课程设计实验,不仅就是对课程知识得巩固,对所学理论知识得很好应用与发挥,更就是对新知识得学习,新鲜工具得应用得提升与实践能力得提升,而且对个人自学能力得也就是一个极大考验,处于信息快速发展更新世代人只有不断提高自身自学能力才能很好地接受合理地利用信息化时代所出现得各色个样得产品。
这次课设然我领悟到很多课本以外得一些生活处事道理:
(1)学习就是永无止境不断充实自我提升自身价值就得不断地接受并吸收新鲜事物。
(2)合作就是前进得最佳途径,现在所做得只就是小得实验项目步入社会合作精神会比自身能力来得更重要;
参考文献
[1]秦磊华,王小兰、计算机组成原理实验指导及课程设计指导书(基于EDA平台)、 武汉:
华中科技大学出版社,2010年、
[2]秦磊华,吴非,莫正坤、计算机组成原理、北京:
清华大学出版社,2011年、
[3]DAVIDA、PATTERSON(美)、计算机组成与设计硬件/软件接口(原书第3版)、北京:
机械工业出版社、2007年、
[4]袁春风编著、计算机组成与系统结构、 北京:
清华大学出版社,2011年、
[5]张志刚,FPGA与SOPC设计教程—DE2实践、西安:
电子科技大学出版社,2007
计算机组成原理课程设计成绩评定表
1、课程设计答辩或质疑记录
1
2
3
2、答辩情况
a)未能完全理解题目,答辩情况较差□c)理解题目较清楚,问题回答基本正确□
b)部分理解题目,答辩情况较差 □ d)理解题目透彻,问题回答流利 □
3、课程设计报告
a)内容:
不完整□完整□ 详细□
b)方案设计:
较差 □ 合理□ 非常合理 □
c)实现:
未实现 □ 部分实现□全部实现□
d)文档格式:
不规范□ 基本规范□ 规范□
考勤成绩:
,
占总成绩比例10%
答辩成绩:
,
占总成绩比例30%
课程设计论文成绩:
,
占总成绩比例60%
课程设计总成绩:
4、课程设计评语
指导教师签字:
年 月日
1.一位全加器FA得内部由哪些逻辑门构成?
采用一个或门进位其结果Si三个输入信号AiBi Ci异或得到,信号Ci+1位进位、
2.第二题中,阵列乘法器得算前求补器得作用就是?
将两个操作数A与B在不带符号得乘法阵列相乘以前,先变成正整数、
3.阵列乘法器得算后求补器得作用就是?
当两个输入操作数得符号不一致时把运算额结果变成带符号位得原码、
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 阵列 乘法器 课程设计 报告