数字时钟课程设计文档格式.docx
- 文档编号:16707175
- 上传时间:2022-11-25
- 格式:DOCX
- 页数:16
- 大小:625.17KB
数字时钟课程设计文档格式.docx
《数字时钟课程设计文档格式.docx》由会员分享,可在线阅读,更多相关《数字时钟课程设计文档格式.docx(16页珍藏版)》请在冰豆网上搜索。
(七)PCB板图·
(16)
四、实习体会·
(17)
五、参考文献·
(19)
一、设计任务与要求
数字钟是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,它具有走时准确、显示直观、无机械传动装置等优点,因而得到了广泛的应用:
小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。
多功能数字钟由以下几部分组成:
晶体振荡器提供秒脉冲基准信号;
校正电路;
六十进制的秒、分计数器和十二进制的时计数器;
秒、分、时的数码显示部分;
报时电路等。
具体要求如下:
钟是一种用数字电路技术实现时、分、秒计时的装置。
通过数字钟的制作进一步了解中小规模集成电路。
具体要求:
1)时间以24小时为一个周期;
2)显示时、分、秒;
3)有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;
4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时;
5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
二、设计思路
(一)、数字钟组成电路的总体框图:
数字电子钟的原理方框图如下图一所示。
干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路组成。
秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发现一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采用24进制计时器,可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”、计数器的输出状态由七段显示译码器译码,通过六位LED七段显示器显示出来。
校时电路是用来对“时”、“分”、“秒”显示数字进行校对调整的。
图所示为数字钟的一般构成框图。
时显示器
分显示器
秒显示器
24进制计数器
60进制计数器
报时电路
校分电路
校时电路
振荡电路
分频电路
图一、总体框图
(二)模块化设计。
1、秒脉冲发生器
数字钟实际上是一个对标准频率(1HZ)迚行计数的计数电路。
由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
秒脉冲发生器是数字钟的核心部分,它的精度和稳定度决定了数字钟的质量,本实验为了得到稳定的连续脉冲,我们选用了有极高的频率稳定性的石英晶体多谐振荡器。
采用石英晶体多谐振荡器发出频率很大的脉冲。
当今不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
电路图如下图所示。
。
图二、石英晶体振荡器电路
2、计数译码显示
时钟的时、分、秒分别为24、60和60进制计数器。
秒、分均为六十进制,即显示00~59,它们的个位为十进制,十位为六进制。
时为二十四进制计数器,显示为00~23,个位仍为十进制,而十位为二进制,当十位计数到2,个位计数到3时清零,就为24进制了。
所有计数器的显示均采用DCD-HEX译码显示器。
图三、DCD-HEX译码显示器
3、校正电路
在刚刚开机接通电源时,由于时、分为任意值,所以,需进行调整。
置开关在手动位置,分别对时、分、秒进行单独计数,计数脉冲由秒脉冲输入。
4、整点报时电路
当时计数器在每次计到整点时,需要报时,这可采用译码电路来解决,即当分为59时,且秒计数到55时,输出一高电平,实现亮灯完成整点报时,时间持续五秒。
(三)器件选择
实验所用器件如下。
表一实验所用器件
序号
器件
功能
器件数
1
74LS160
可预置BCD异步清零十进制加法计数器
6片
2
74LS04
反相器
2片
3
74HC00
2输入端与非门
3片
4
74LS08
2输入端与门
5
74LS30
8输入与非门
1片
6
74LS136
异或门
7
74LS32
或门
8
4V_0.5W灯
亮灯报时
1个
9
74LS28
或非门
10
LED数码显示屏
显示时间数
11
单刀双掷开关
用于校正电路
3个
12
HC49/U_5MHz
石英晶振片产生稳定谐振频率
13
电容
用于构成石英多谐振荡器
2个
14
电阻
各主要器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图及逻辑功能分别如下:
1.74LS04
仔细观察一下三极管组成的开关电路即可发现,当输入为高电平时输出等于低电平,而输入为低电平时输出等于高电平。
因此输出与输入的电平之间是反向关系,它实际上就是一个非门。
(亦称反向器)。
所用芯片74LS04是一个有六个反相器的芯片,其逻辑框图如下图所示。
图四、芯片74LS04管脚图
2、74LS00
表二
图五、74LS00逻辑功能表
逻辑功能描述如下:
逻辑函数式Y=AB其中A、B为输入端,Y为输出端。
当输入端A=0,B=0时,输出端Y为高电平,即Y=1;
当输入端A=0,B=1时,输出端Y为高电平,即Y=1;
当输入端A=1,B=0时,输出端Y为高电平,即Y=1;
当输入端A=1,B=1时,输出端Y为低电平,即Y=0;
即两个输入端A、B的输入电平只要有一个是低电平0,输出端Y就为高电平1;
只有A、B两个输入端的电平同时为1时,输出端Y才为低电平0。
3、74LS160
逻辑框图如图:
逻辑符号如图:
图六、74LS160
由逻辑图与功能表知,在CT74LS160中LD为预置数控制端,D0-D3为数据输入端,C为进位输出端,RD为异步置零端,Q0-Q3位数据输出端,EP和ET为工作状态控制端。
当RC=0时所有触发器将同时被置零,而且置零操作不受其他输入端状态的影响。
当RC=1、LD=0时,电路工作在预置数状态。
这时门G16-G19的输出始终是1,所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。
当RC=LD=1而EP=0、ET=1时,由于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态,所以CP信号到达时它们保持原来的状态不变。
同时C的状态也得到保持。
如果ET=0、则EP不论为何状态,计数器的状态也保持不变,但这时进位输出C等于0。
当RC=LD=EP=ET=1时,电路工作在计数状态。
从电路的0000状态开始连续输入16个计数脉冲时,电路将从1111的状态返回0000的状态,C端从高电平跳变至低电平。
利用C端输出的高电平或下降沿作为进位输出信号。
74LS160为十进制同步加法计数器,逻辑功能表如下:
表三、74LS160逻辑功能
CP
EPET
工作状态
×
×
置零
预置数
01
保持
0
保持(但C=0)
11
计数
三、电路设计计算与分析
(一)显示屏
本次设计用了六个LED显示屏,它是由发光二极管排列组成的一显示器件。
它采用低电压扫描驱动,具有:
耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。
目前LED显示屏作为新一代的信息传播媒体,已经成为城市信息现代化建设的标志。
管脚1234分别接输出段的Q0、Q1Q2、Q3.图形显示如下图所示。
图七、时间显示屏
(二)计数器
这一部分均采用中规模集成电路74LS160实现秒、分、时的计数,其中秒、分为六十进制,时为二十四进制。
1、秒计数器
秒个位的方案应是保持秒十位计数器的CP输入端为低电平,将秒个位的Q3作为进位信号直接送至秒十位计数器的EN输入端,。
秒十位计数单元为6进制,当Q3Q2Q1Q0变成0110时,通过与非门把它的清零端变成0,计数器的输出被置零,跳过0111到1111的状态,又从0000开始,如此就是60进制。
同时秒十位上的0110时,要把进位信号传输给“分”个位的计数单元。
图中74LS160利用“异步清零”反馈到CR端,而实现个位十进制,十位六进制功能。
其中清零反馈的与非门使用74hc00。
2、分计数器
分的个位和十位计数单元的状态转换和秒的是一样的,只是它要把进位信号传输给时的个位计数单元。
图八、60进制计数器原理图
3、时计数器
当“时”十位的Q3Q2Q1Q0为0000或0001时,“时”的个位计数单元是十进制计数器,当他的Q3Q2Q1Q0到1010时,通过与非门使得个位74LS160上的清零端为0,则计数器的输出直接置零,从0000有开始。
当十位的Q3Q2Q1Q0为0010时,通过与非门使得该74LS160的清零端为0,“时”的十位有重新从0000开始,此时的个位计数单元变成4进制,即当个位计数单元的Q3Q2Q1Q0为0100时,就要又从0000开始计数。
这样就实现了“时”24进制的计数:
图九、24进制的计数原理图
(三)校时电路
校时电路工作过程如下图所示,校时功能由三个开关控制,左边的校时,中间的校分,右边的校秒。
正常工作情况下,三个开关均接高电平,秒脉冲进入计数器。
当需要对秒进行校正时,把对应的校时开关打到低电平,直到需要的数字为止。
图十、校时电路
(四)整点报时
一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒。
其作用方式是収出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。
根据要求,电路应在整点前5秒钟内开始整点报时,即当时间在59分55秒到59分59秒期间时,报时电路报时控制信号。
报时电路选74HC30,选4V_0.5W灯替代蜂鸣器为报时器件本次设计用了如下电路实现亮灯报时,在每到59分55秒时开始亮灯,在整点来临时灯灭,实现报时功能。
、
图十一、报时电路
说明:
当时间在59分55秒时,分十位、分个位、秒十位均不变,分别为5、9和5;
因此,要让时钟在整点前5秒连续报时,可以让秒个位的QD和QC接入74Als86异或,从而产生适合的报时信号。
(五)晶体振荡器及分频电路
图十二、晶体振荡器及分频
通常,数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现。
常用的2进制计数器有74HC393、4020等。
本实验中采用4020
和4013来构成多级分频电路。
4020在数字集成电路中可实现的分频次数很高,使用方便。
4020计数为14级2迚制计数器,可以将32678Hz的信号分频为2Hz。
图十三、分频显示
(六)总原理图:
总体电路原理图如下图所示,利用Multism软件对整个电路进行仿真,结果正确。
图十四、总原理图
(七)PCB板图
四、实习体会
通过这次对数字钟的设计与制作,让我了解了设计电路的程序,也让我了解了关于数字钟的原理与设计理念,要设计仿真一个电路总要先用把各小单元仿真成功之再整合成大原理图,这样易于检查,同时也可以减少不必要的错误。
在调试时,也应分阶段连接调试,一步一步地进行。
例如,先连接好个位的十进制计数器,电路工作正确后,再接十位的计数器。
两者都正常后,再将60进制计数器连接起来。
采用这种步步为营的接线和调试方法(称为自下而上),能较容易地发现问题并排除故障。
伴随着几声清脆的滴答声,我们小组终于完成了长达两个星期的课程设计。
俗话说“功夫不负有心人,铁杵也能磨成绣花针”,通过自己的努力,我们的数字电子钟设计也在今天完成了,看着老师仔细的验收,并成功的完成任务,有种如释重负的感觉,同时,看到成功闹钟的数字电子时钟,心中更多的是一种成就感。
当然,通过这次实践我也受益匪浅,从中学到了不少在书本中没有的东西,明白了实践与理论的结合是极其重要的,以及同学之间互相帮助的重要性,更重要的是对整个电路还有各个元器件有了充分的认识,还有在遇到困难时运用学过的相关知识和恰当的方法尽力去解决各个难题,通过自己不懈的努力与搭档的配合来完成这项团队任务。
在整个课程设计中,我们遇到了许多的难题。
例如显示器无法正常显示数字,刚开始我们还以为是线路接法存在问题,经过仔细检查还是未得到解决,后来猜想是不是显示器本身存在问题,拿来万用表,经过检查,果然,猜想正确,个别接线柱有问题,但至于导致显示器无法正常显示的原因,后来想起是因为没有串联电阻导致电流过大而引起的,发现问题后,重新接上电阻问题得到了解决,也松了一口气,但是问题一个接一个,显示数字倒是没有问题了,但是数字无法进位,仔细调试了半天还是不能解决,最后反复检查电路,才弄明白原来是校时电路的接法存在一点问题,改正之后问题也再次得到了解决。
就这样,经过我们不懈的努力,解决了一个又一个的问题,最后,终于完成了数字时钟的设计。
过程是艰辛的,但结果是令人兴奋的,看着自己设计的东西一分一秒的走着,心理觉得非常有成就感,这两个星期的努力并没有付诸东流。
虽然实验已经告一段落,但是我们学习的道路还很长。
此次实验让我明白不论是在做实验还是在今后的学习中,都应该有一种坚定不移不达目的不罢休的信念,只有这样才能达到自己的最终目标!
五、参考文献
【1】阎石.数字电子电路.北京:
高等教育出版社.2007
【2】吕思忠、施齐云.数字电路实验与课程设计哈尔滨工程大学出版社.2001
【3】任为民.数字电子电路学习和实验指导.北京:
广播电视大学出版社.1992
【4】薛鹏骞、梁秀荣.电子设计自动化技术实用教程.北京:
中国矿业大学社
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟 课程设计