数字电子技术基础试题填空Word文档下载推荐.docx
- 文档编号:16850504
- 上传时间:2022-11-26
- 格式:DOCX
- 页数:28
- 大小:187.99KB
数字电子技术基础试题填空Word文档下载推荐.docx
《数字电子技术基础试题填空Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《数字电子技术基础试题填空Word文档下载推荐.docx(28页珍藏版)》请在冰豆网上搜索。
7.TTL三态门的输出有三种状态:
高电平、低电平和高阻状态。
8.集电极开路门的英文缩写为OC门,工作时必须外加上拉电阻和电源。
9.一个2线-4线译码器,其输入端的数目与输出端数目相比较,后者较 多 。
10.输出n位代码的二进制编码器,一般有__2n____个输入信号端。
11.全加器是指能实现两个加数和___(低位)进位信号____三数相加的算术运算逻辑电路。
12.时序逻辑电路的输出不仅与当前输入状态有关,而且与输出的原始状态有关。
13.与非门构成的基本RS锁存器的特征方程是S+
,约束条件是RS=0。
14.时序逻辑电路中,按照触发器的状态是否同时发生变化可分为同步时序电路和异步时序电路。
15.JK触发器当J=K=__1___时,触发器Qn+1=⎺Qn。
16.用555定时器构成的多谐振荡器,若充放电回路中有电阻、电容,则该多谐振荡器形成的脉冲周期T≈__0.7(R1+2R2)C__。
17.A/D转换需要经过采样、保持、量化和编码四个步骤。
18.根据D/A转换器分辨率计算方法,4位D/A转换器的分辨率为6.7%。
19.DAC的转换精度包括分辨率和转换误差。
20.为使采样输出信号不失真地代表输入模拟信号,采样频率fs和输入模拟信号的最高频率fimax的关系是fs≥2fimax。
21.在A/D转换时,将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。
22.在A/D转换中,用二进制码表示指定离散电平的过程称为量化。
23.CPLD的含义是复杂可编程逻辑器件。
24.MAX+PLUSⅡ中用于仿真文件的编辑器是波形编辑器。
25.MAX+PLUSⅡ中采用图形编辑器设计时的后缀名为gdf。
26.在MAX+PLUSⅡ集成环境下,为图形文件产生一个元件符号的主要用途是被高层次电路设计调用。
27.VHDL语言中,实体定义设计的输入输出端口。
28.STD库是VHDL语言的标准库,包含了VHDL语言中的标准包集合。
29.VHDL语言程序中,关键字实体的英文是entity。
30.VHDL语言程序中,关键字结构体的英文是Architecture。
31.VHDL语言程序保存时的文件名必须与实体名相同。
32.F<
=(AANDB)OR(NOTAANDNOTB)运算的结果是
(同或)。
33.VHDL语言中,逻辑操作符“NXOR”的功能是同或。
1、逻辑代数的三种基本运算规则代入定理、反演定理、对偶定理。
2、逻辑函数的描述方法有逻辑函数式、逻辑图、波形图、卡诺图、逻辑真值表等。
3、将8k×
4位的RAM扩展为64k×
8位的RAM,需用16片8k×
4位的RAM,同时还需用一片3线-8线译码器。
4、三态门电路的输出有高电平、低电平和高阻3种状态。
5、Y=ABC+AD+C的对偶式为YD=(A+B+C)(A+D)C。
6、一个10位地址码、8位输出的ROM,其存储容量为8K或213。
7、若用触发器组成某十一进制加法计数器,需要4个触发器,有5个无效状态。
8、欲将一个正弦波电压信号转变为同频率的矩形波,应当采用施密特触发器电路。
9、图2所示电路中,74161为同步4位二进制加计数器,
为异步清零端,则该电路为六进制计数器。
10、图3所示电路中触发器的次态方程Qn+1为
图2图3
3.写出下列公式:
=1;
=B;
=A+B;
=
。
4.含用触发器的数字电路属于时序逻辑电路(组合逻辑电路、时序逻辑电路)。
TTL、CMOS电路中,工作电压为5V的是TTL;
要特别注意防静电的是CMOS。
5.要对256个存贮单元进行编址,则所需的地址线是8条。
6.输出端一定连接上拉电阻的是OC门;
三态门的输出状态有1、0、高阻态三种状态。
7.施密特触发器有2个稳定状态.,多谐振荡器有0个稳定状态。
8.下图是由触发器构成的时序逻辑电路。
试问此电路的功能是移位寄存器,
是同步时序电路(填同步还是异步),当RD=1时,Q0Q1Q2Q3=0000,当RD=0,DI=1,当第二个CP脉冲到来后,Q0Q1Q2Q3=0100。
1.八进制数(34.2)8的等值二进制数为 11100.01 ;
十进制数98的8421BCD码为 10011000 。
2.试写出下列图中各门电路的输出分别是什么状态(高电平、低电平)?
(其中(A)(B)为TTL门电路,而(C)为CMOS门电路)
(A)(B)(C)
Y1=02Y2=1Y3=1
3.一个JK触发器有 2 个稳态,它可存储 1 位二进制数。
4.单稳态触发器有一个稳定状态和一个暂稳状态。
施密特触发器有两个稳定状态、有两个不同的触发电平,具有回差特性。
多谐振荡器没有稳定状态,只有两个暂稳态。
以上三种电路均可由555定时器外接少量阻容元件构成。
5.常用逻辑门电路的真值表如右图所示,则F1、F2、F3分别属于何种常用逻辑门。
F1同或,F2与非门,F3或非。
6.OC门的输出端可并联使用,实现__线与____功能;
三态门的输出状态有______0________、1、
高阻三种状态。
7.时序逻辑电路的输出不仅和____输入___有关,而且还与___电路原来状态____有关。
2=1647.62510=8421BCD
2.已知N的补码是1.10110101,则N的原码是1.01001011,反码是1.10110100。
3.假设Zi为电路的输出,xi为电路的输入,yi为电路的状态,Zi=fi(x1…xn,y1…yn),
i=1,2…r,Zi描述的是组合逻辑电路;
Zi=fi(x1…xn),i=1,2…r,Zi描述的
是时序逻辑电路。
4.5位扭环形计数器的无效状态为22。
5.如用0V表示逻辑1,-10V表示逻辑0,这属于正逻辑。
6.不会出现的变量取值所对应的最小项叫约束项。
7.对160个符号进行二进制编码,则至少需要8位二进制数。
8.逻辑函数F=
的最小项之和表达式为
9.三态门除了输出高电平和低电平之外,还有第三种输出状态,即高阻态状态。
10.RS触发器的特性方程为
、_SR=0__。
1.二进制码11011010表示的十进制数为218,十六进制为DA。
2.D触发器的特征方程为
,JK触发器的特征方程为
3.在数字电路中三极管工作在0和1状态,所以数字电路只有两个状态。
4.A=(-59)10,A的原码是1111011,补码是1000101。
5.使用与非门时多余的输入端应接高电平,或非门多余的输入端应接低电平。
6.如果对72个符号进行二进制编码,则至少要7位二进制代码。
7.函数
,其反函数为
,对偶式为
8.逻辑符号如图一所示,当输入
,输入B为方波时,则输出F应为方波。
9.电路如图二所示,则输出F的表达式为Y=ABC。
图二
10.逻辑函数的表示方法真值表、逻辑表达式、逻辑图、卡诺图。
11.欲构成能记最大十进制数为999的计数器,至少需要三片十进制加法计数器,
或三片4位二进制加法计数器芯片。
12.时序逻辑电路中一定是含触发器。
13.五位扭环开计数器的无效状态有22。
14.若一个逻辑函数由三个变量组成,则最小项共有8。
1.
=(D5
=(213
=(100101
=(111011
=(01000111
=(00010100)8421BCD码
2.对于JK触发器的两个输入端,当输入信号相反时构成D触发器,当输入信号相同时构成T触发器。
3.组合逻辑电路的冒险现象是由竞争引起,表现为尖峰脉冲。
4.常见的脉冲产生电路有多谐振荡器,常见的脉冲整形电路
有施密特触发器。
2个稳态,存储8位二进制信息要8个触发器。
输入和触发器状态有关,没有输入变量的时序电路又称穆尔型电路。
7.如果某计数器中的触发器不是同时翻转,这种计数器称为异步计数器,n进制计数器中的n表示计数器的计数状态个数,最大计数值是n-1。
(图一)
1.逻辑函数有四种表示方法,它们分别是(真值表)(逻辑图)(逻辑表达式)(卡诺图)。
2.将2004个“1”异或起来得到的结果是(0)。
3.由555定时器构成的三种电路中,(施密特触发器)(单稳态触发器)是脉冲的整形电路。
4.TTL器件输入脚悬空相当于输入(高)电平。
5.基本逻辑运算有:
(与)、(或)和(非)运算。
6.采用四位比较器对两个四位数比较时,先比较(最高)位。
7.触发器按动作特点可分为基本型、(同步型)、(主从型)和边沿型;
8.如果要把一宽脉冲变换为窄脉冲应采用(积分型单稳态)触发器
9.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是(TTL)电路和(CMOS)电路。
10.施密特触发器有
(2)个稳定状态.,多谐振荡器有(0)个稳定状态。
11.数字系统按组成方式可分为功能扩展电路、功能综合电路两种;
12.两二进制数相加时,不考虑低位的进位信号是(半)加器。
13.不仅考虑两个本位(低位)相加,而且还考虑来自_低位进位相加的运算电路,称为全加器。
14.时序逻辑电路的输出不仅和该时刻输入变量的取值有关,而且还与该时刻电路所处的状态有关。
15.计数器按CP脉冲的输入方式可分为同步计数器和异步计数器。
16.触发器根据逻辑功能的不同,可分为RS触发器、T触发器、Tˊ触发器、JK触发器、D触发器等。
17.根据不同需要,在集成计数器芯片的基础上,通过采用反馈归零法、预置数法、进位输出置最小数法等方法可以实现任意进制的技术器。
18.4.一个JK触发器有2个稳态,它可存储1位二进制数。
19.若将一个正弦波电压信号转换成同一频率的矩形波,应采用多谐振荡器电路。
20.把JK触发器改成T触发器的方法是J=K=T。
1.逻辑代数的三个重要规则是代入规则、对偶规则、反演规则。
2.OC门称为集电极开路门,多个OC门输出端并联到一起可实现线与功能。
3.触发器有2个稳态,存储8位二进制信息要8个触发器。
4.寄存器按照功能不同可分为两类:
移位寄存器和数码寄存器。
5.施密特触发器具有回差现象,又称电压滞后特性;
单稳触发器最重要的参数为脉宽。
6、存储器的存储容量和存取时间是反映系统性能的两个重要指标。
7.将模拟信号转换为数字信号,需要经过采样、保持、量化、编码四个过程。
8.存储器的存储容量是指存储单元的总和。
某一存储器的地址线为A14~A0,数据线为D3~D0,其存储容量是215×
4。
二、选择题:
(选择一个正确的答案填入括号内,每题3分,共30分)
1.设图1中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:
(C)图。
图1
2.下列几种TTL电路中,输出端可实现线与功能的电路是(D)。
A、或非门B、与非门
C、异或门D、OC门
3.对CMOS与非门电路,其多余输入端正确的处理方法是(D)。
A、通过大电阻接地(>
1.5KΩ)B、悬空
C、通过小电阻接地(<
1KΩ)D、通过电阻接VCC
4.图2所示电路为由555定时器构成的(A)。
A、施密特触发器B、多谐振荡器
C、单稳态触发器D、T触发器
5.请判断以下哪个电路不是时序逻辑电路(C)。
图2
A、计数器B、寄存器
C、译码器D、触发器
6.下列几种A/D转换器中,转换速度最快的是(A)。
A、并行A/D转换器B、计数型A/D转换器
C、逐次渐进型A/D转换器D、双积分A/D转换器
7.某电路的输入波形uI和输出波形uO如图3所示,则该电路为(C)。
图3
A、施密特触发器B、反相器
C、单稳态触发器D、JK触发器
8.要将方波脉冲的周期扩展10倍,可采用(C)。
A、10级施密特触发器B、10位二进制计数器
C、十进制计数器D、10位D/A转换器
9、已知逻辑函数
与其相等的函数为(D)。
A、
B、
C、
D、
10、一个数据选择器的地址输入端有3个时,最多可以有(C)个数据信号输出。
A、4B、6C、8D、16
1、在四变量卡诺图中,逻辑上不相邻的一组最小项为:
(D)
A、m1与m3B、m4与m6
C、m5与m13D、m2与m8
2、L=AB+C的对偶式为:
(B)
A、A+BC;
B、(A+B)C;
C、A+B+C;
D、ABC;
3、半加器和的输出端与输入端的逻辑关系是(D)
A、与非B、或非C、与或非D、异或
4、TTL集成电路74LS138是3/8线译码器,译码器为输出低电平有效,若输入为A2A1A0=101时,输出:
为(B)。
A.00100000B.11011111C.11110111D.00000100
5、属于组合逻辑电路的部件是(A)。
A、编码器B、寄存器C、触发器D、计数器
6.存储容量为8K×
8位的ROM存储器,其地址线为(C)条。
A、8B、12C、13D、14
7、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时,输出电压为(C)V。
A、1.28B、1.54C、1.45D、1.56
8、T触发器中,当T=1时,触发器实现(C)功能。
A、置1B、置0C、计数D、保持
9、指出下列电路中能够把串行数据变成并行数据的电路应该是(C)。
A、JK触发器B、3/8线译码器
C、移位寄存器D、十进制计数器
10、只能按地址读出信息,而不能写入信息的存储器为(B)。
A、RAMB、ROMC、PROMD、EPROM
1.以下式子中不正确的是(C)
a.1•A=A
b.A+A=A
c.
d.1+A=1
2.已知
下列结果中正确的是(C)
a.Y=A
b.Y=B
c.Y=A+B
d.
3.TTL反相器输入为低电平时其静态输入电流为(C)
a.-3mA
b.+5mA
c.-1mA
d.-7mA
4.下列说法不正确的是(C)
a.集电极开路的门称为OC门
b.三态门输出端有可能出现三种状态(高阻态、高电平、低电平)
c.OC门输出端直接连接可以实现正逻辑的线或运算
d利用三态门电路可实现双向传输
5.以下错误的是(B)
a.数字比较器可以比较数字大小
b.实现两个一位二进制数相加的电路叫全加器
c.实现两个一位二进制数和来自低位的进位相加的电路叫全加器
d.编码器可分为普通全加器和优先编码器
6.下列描述不正确的是(A)
a.触发器具有两种状态,当Q=1时触发器处于1态
b.时序电路必然存在状态循环
c.异步时序电路的响应速度要比同步时序电路的响应速度慢
d.边沿触发器具有前沿触发和后沿触发两种方式,能有效克服同步触发器的空翻现象
7.电路如下图(图中为下降沿Jk触发器),触发器当前状态Q3Q2Q1为“011”,请问时钟作用下,触发器下一状态为(B)
a.“110”b.“100”c.“010”d.“000”
8、下列描述不正确的是(A)
a.时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b.寄存器只能存储小量数据,存储器可存储大量数据。
c.主从JK触发器主触发器具有一次翻转性
d.上面描述至少有一个不正确
9.下列描述不正确的是(B)
a.EEPROM具有数据长期保存的功能且比EPROM使用方便
b.集成二—十进制计数器和集成二进制计数器均可方便扩展。
c.将移位寄存器首尾相连可构成环形计数器
1.将代码(10000011)8421转换为二进制数(B)。
A、(01000011)2B、(01010011)2
C、(10000011)2D、(000100110001)2
2.函数
的对偶式为(A)。
A、(
B、
;
C、
D、
3.有符号位二进制数的原码为(11101),则对应的十进制为(C)。
A、-29B、+29C、-13D、+13
4.逻辑函数
的最简的与或式(B)。
A、AC+BD;
B、
C、AC+BD、A+BD
5.逻辑函数的F=
的标准与或式为(A)。
A、
B、
D、
6.逻辑函数Y(A,B,C)=
的最简与或非式为(A)。
7.逻辑函数Y(A,B,C,D)=
其约束条件为AB+AC=0则最简与或式为(A)。
B、
;
8.下图为TTL逻辑门,其输出Y为(A)。
A、0B、1C、
D、
9.下图为OD门组成的线与电路其输出Y为(A)。
A、1B、0C、
10.下图中触发器的次态方程Qn+1为(A)。
A、AB、0C、QnD、
n
11.RS触发器要求状态由0→1其输入信号为(A)。
A、RS=01B、RS=×
1C、RS=×
0D、RS=10
12.电源电压为+12V的555定时器、组成施密特触发器,控制端开路,则该触发器的回差电压△VT为(A)。
A、4VB、6VC、8VD、12V
13.为了将三角波换为同频率的矩形波,应选用(B)。
A、施密特触发器B、单稳态触发器
C、多谐振器D、计数器
1.十进制数85转换为二进制数为(D)
A.1001011B.1010011C.1100101D.1010101
2.二进制数11011转换为十进制数为(B)
A.32B.27C.64D.128
4.8421BCD码110011.001表示十进制为(A)
A.33.2BCD.51.2
5.在下列一组数中,与
相等的数是(C)
A.
B.(65)8C.
6.下列数码均代表十进制数6,其中按余3码编码的是(C)
A.0110;
B.1100;
C.1001
7.“异或”逻辑与以下哪种逻辑是非的关系(C)
A.“与”逻辑B.“或”逻辑C.“同或”逻辑
8.
与
两函数的关系为(C)
A.相同B.对偶C.反函数
9.n个变量,有多少个最小项(A)
A.2nB.2nC.n
10.利用三极管的截止状态和什么状态实现开关电路的断开和接通(C)
A.放大状态B.击穿状态C.饱和状态D.导通状态
11.TTL门电路是采用以下什么设计的门电路(A)
A.双极型三极管B.单极型MOS管C.二极管D.三态门
14.逻辑电路的分析任务是(D)
A.给定功能,通过一定的步骤设计出电路B.研究电路的可靠性
C.研究电路如何提高速度D.给定电路,通过一定的步骤说明电路的功能
15.组合逻辑电路不含有(A)
A.记忆能力的器件B.门电路和触发器C.门电路D.运算器
16.常用的一种3-8线译码器是(B)
A.74148B.74138C.7448D.74151
17.74138是(B)
A.时序逻辑器件B.组合逻辑器件C.定时器件D.整形器件
18.共阳型七段数码管各段点亮需要(C)
A.高电平B.接电源C.低电平D.接公共端
19.由门电路组成的全加器是(B)
A.时序逻辑器件B.组合逻辑器件C.脉冲逻辑器件D.以上答案都不正确
20.TTL门电路的工作电源一般是(B)
A.25vB.+5VC.3V—18V
22.输入100Hz脉冲信号,要获得10HZ的输出脉冲信号需要用多少进制计数器实现(B)
A.100进制B.10进
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子技术 基础 试题 填空