《数字电路与逻辑设计》期中考试试题Word格式.docx
- 文档编号:17736283
- 上传时间:2022-12-09
- 格式:DOCX
- 页数:31
- 大小:361.22KB
《数字电路与逻辑设计》期中考试试题Word格式.docx
《《数字电路与逻辑设计》期中考试试题Word格式.docx》由会员分享,可在线阅读,更多相关《《数字电路与逻辑设计》期中考试试题Word格式.docx(31页珍藏版)》请在冰豆网上搜索。
10.C输出直接连接可以实现“线或”功能。
A.TTL门B.OC门C.ECL门D.三态门
11.下面关于74HC与74HCT系列芯片正确的描述是B。
A.分别为CMOS、TTL工艺B.分别为CMOS、TTL电平
C.分别为商用级和工业级芯片D.分别为三态门和OC门
12.A输出直接连接可以实现“线与”功能。
A.OD门B.全部TTL逻辑门C.ECL门D.三态门
13.引起组合逻辑电路中竞争与冒险的主要原因是:
A。
A.电路延时B.干扰信号C.逻辑关系错D.电源不稳定
14.在图1-1的TTL门电路中,输出为高电平的有B。
图1-1
A.B.C.D.
1
2
3
4
5
6
7
D
C
B
A
8
9
10
11
12
13
14
二.(10分)简化函数F(A,B,C,D)=ABC+AC(B+D)CD+CD
的反函数
F(A,B,C,D)为最简与或表达式(要求步骤:
1,将F写成与或表达式;
2,填入
图2-1的卡诺图,圈画合并圈;
3,写出F的最简与或表达式)。
答案:
图2-1
F(A,B,C,D)=ABC+AC(B+D)CD+CD
1.=ABC+((AC)+(B+D))CD+CD
=ABC+ACD+B⋅DCD+CD
=ABC+ACD+CD
(3分)
2,(4分)
3,F(A,B,C,D)=C+AD
三.(10分)输入为8421BCD码的某两输出函数卡诺图如图3-1所示。
请用最少的两级与非门实现该多输出函数(双轨输入)。
(要求:
1.正确圈画出简化圈和公用圈,并写出函数F1和F2对应的最简与或表达式,2.画出逻辑图)
图3-1
F1=B+B⋅C⋅DF2=BD+B⋅C⋅D
(2分)
(2+2分)
四、(10分)请用最少的或非门设计一个检出8421BCD码奇偶校验电路,当输入为奇数个1时输出F=1,否则F=0(输入变量为ABCD,且提供反变量):
(1)根据功能需求完成表4-1真值表的填写;
(2)将真值表填入图4-1的卡诺图,并用卡诺图法简化为最简或与式;
(3)根据简化的卡诺图,该函数是否存在静态逻辑冒险?
应加什么冗余项加以消除?
表4-1
输入ABCD
输出F
0000
1000
0001
1001
0010
1010
0011
1011
0100
1100
0101
1101
0110
1110
0111
1111
真值表(4分)
X
F=(A+B+C+D)(B+C+D)(A+D)(B+C+D)(B+C+D)(2分)
从表达式看:
当A=B=C=1时有:
F=DD从卡诺图看:
当1111与1110有相切圈。
结论为存在逻辑冒险。
加(A+B+C)冗余项
但实际上:
A=B=C=1是不存在的输入,在此特定情况下无冒险。
因此:
建议:
若答案为:
存在逻辑冒险。
加(A+B+C)冗余项及若答案为:
不存在逻辑冒险
均可给分(共4分)
五、(11分)某肖特基逻辑器件的内部电路如图5-1所示,A,B,C为输入端,输入高电平为5V,低电平为0V。
F为输出端。
设肖特基二极管D1、D2的正向压降为0.3V,所有晶体三极管的PN结正向压降为0.7V,忽略所有反向饱和电流、穿透电流,晶体管的反向电流放大系数为0。
1.当C=0V,且A=B=5V时,L点对地电位为V。
M点对地电位为V。
N点对地电位为V。
此时流出C输入端的电流为mA。
此时流入A输入端的电流为mA。
2.当C=5V时,输出F与输入A、B的逻辑关系为。
3.
当C=0V时,输出F与输入A、B的逻辑关系为。
图5-1
1.当C=0V,且A=B=5V时,L点对地电位为0.3V。
M点对地电位为1V。
N点对地电位为0.3V。
此时流出C输入端的电流为1mA。
此时流入A输入端的电流为0mA。
(每空1分共5分)
2.当C=5V时,输出F与输入A、B的逻辑关系为F=AB。
3.当C=0V时,输出F与输入A、B的逻辑关系为输出高阻,或F=z。
&
≥1
VCC'
RL
G1
G3
F“1”
G2
G4
G5
六、(11分)TTL门构成的电路如图6-1所示,已知OC门输出管截止时的漏电流为IOH=100μA,OC门输出管导通时允许的最大负载电流为IOLmax=10mA;
负载门的低电平输入电流为IIL=0.5mA,高电平输入电流为IIH=50μA,VCC′=5V,要求OC门的输出高电平VOH≥3.4V,输出低电平VOL≤0.4V。
图6-1
1.写出OC门输出点F与输入A、B、C、D的逻辑表达式
2.确定电阻RL的阻值范围(RL的最大值和最小值)。
3.若输入信号C=A,D=B(即两个OC门的输入信号相同),重新确定电阻RL的阻值范围。
1.F=AB⋅CD=AB+CD(3分)
2.n=2m=7m′=4
R≤V'
CC-VOHmin;
R≤VCC'
-VOHmin=
5-3.4
≈2.91KΩ(2分)
LnI+mI
OHIH
2⨯0.1+7⨯0.05
V'
-V
-V
5-0.4
R≥CCOL;
R≥CCOL=≈0.575KΩ(2分)
I
IL
L
OLmax
-
m'
IIL
10-4⨯0.5
3.
R≥CCOL=≈0.256KΩ(2分)
L2I
20-4⨯0.5
七.(10分)74LS155双一线至四线数据分配器和译码器74LS138的功能表见表7-1和表7-2。
1.在图7-1上通过适当连接和高低电平标注(不加任何门)将74LS155与74LS138一起构成四线至十六线输出低电平有效的4-16线译码器,并将16个输出端分别
用F0F15标注(提示:
当地址输入端高位A3=0时74LS138处于不工作状态,译
码输出由74LS155完成)。
2.实现函数(要求使用最少的与非门,直接在图7-1上画出逻辑电路)。
F1(A3,A2,A1,A0)=∑m(0,15)
F2(A3,A2,A1,A0)=∏M(15)
表7-1双一线至四线数据分配器74LS155功能表
表7-2译码器74LS138的功能表
图7-1
输入端两条线和两个0(或接地)正确,各1分,共4分
输出端F0F15标注正确,2分
F1和F2正确,各2分,共4分
八、(8分)由正、负逻辑器件组成的逻辑电路见图8-1。
写出输出F1、F2的逻辑表达式,并简化为最简与或式。
图8-1
F1=(B+C)AD(B+C)
=(B+C+A+D)(B+C)
=B+C+A+D+B+C
=ABCD+BC
=BC
(各4分)
F2=(B+C)(AD+AD)
=(B+C)+AD+AD
=BC+AD+AD
北京邮电大学
2016.4.11
班级姓名班内序号
题号
一
二
三
四
五
六
七
八
总成绩
分数
20
一、(每题1分,共20分)判断(填√或×
)、单项选择题
1.ECL逻辑门与TTL门相比,主要优点是抗干扰能力强。
(╳)
2.CMOS门电路在使用时允许输入端悬空,并且悬空的输入端相当于输入逻辑
“1”。
3.若对4位二进制码(B3B2B1B0)进行奇校验编码,则校验位C=B3⊕B2⊕B1⊕B0⊕1。
(√)
4.根据表1-1,用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门,驱动门与负载门之间的电平匹配不存在问题(√)
5.根据表1-1,用CMOS4000系列的逻辑门驱动TTL74系列的逻辑门,驱动门与负载门之间的电流驱动能力不存在问题(╳)
表1-1常用的TTL和CMOS门的典型参数
6.当i≠
j时,必有两个最小项之和mi+mj=0。
(╳)
7.CMOS门电路的静态功耗很低,但在输入信号动态转换时会有较大的电流,工作频率越高,静态功耗越大。
8.逻辑函数的表达式是不唯一的,但其标准的最小项之和的表达式是唯一的。
(√)
9.用数据分配器加上门电路可以实现任意的逻辑函数。
10.格雷BCD码具有单位距离特性(任意两个相邻的编码之间仅有一位不同)且是无权代码。
11.关于函数F=AC+BCD+ABgC,下列说法中正确的有B。
A.不存在冒险;
B.存在静态逻辑冒险,需要加冗余项ABD和ACD进行消除;
C.存在静态功能冒险,需要加冗余项ABD和ACD进行消除;
D.当输入ABCD从0001→0100变化时存在静态逻辑冒险。
12.逻辑函数F=A⊕B和G=A⊙B满足关系D。
A.F=G
FgG=1
F=Ge0
13.若逻辑函数F(A,B,C)=∑m(1,2,3,6),G(A,B,C)=∑m(0,2,3,4,5,7),则
F∙G=A。
A.m2+m3
B.1C.ABD.AB
14.若干个具有三态输出的电路输出端接到一点工作时,必须保证B。
A.任何时刻最多只能有一个电路处于高阻态,其余应处于工作态。
B.任何时刻最多只能有一个电路处于工作态,其余应处于高阻态。
C.任何时刻至少有一个电路处于高阻态,其余应处于工作态。
D.任何时刻至少有一个电路处于工作态,其余应处于高阻态。
15.可以用来传输连续变化的模拟信号的电路是D。
A.三态输出的门电路。
;
B.漏极开路的CMOS门电路;
C.ECL门电路;
D.CMOS传输门
16.逻辑表达式F=[(AB+C)D+E]⋅B的对偶式为B。
A.F
=[(A+B⋅C)+D⋅E]+B
F
=(A+B⋅C+D)⋅E+B
C.F
=(A+B)C+D⋅E+B
=[(AB+C)D+E]⋅B
17.下列说法中正确的是D。
A.三态门的输出端可以直接并联,实现线或逻辑功能。
B.OC门的输出端可以直接并联,实现线或逻辑功能。
C.OD门的输出端可以直接并联,实现线或逻辑功能。
D.ECL门的输出端可以直接并联,实现线或逻辑功能。
18.某集成电路芯片,查手册知其最大输出低电平UOLmax=0.5V,最大输入低电平UILmax=0.8V,最小输出高电平UOHmin=2.7V,最小输入高电平UIHmin=2.0V,则其低电平噪声容限UNL和高电平噪声容限UNH分别是C。
A.1.5V、2.2VB.2.2V、1.2VC.0.3V、0.7VD.1.9V、1.5V
19.下列说法中不属于组合电路的特点的是C。
A.组合电路由逻辑门构成;
B.组合电路不含记忆存储单元;
C.组合电路的输出到输入有反馈回路;
D.任何时刻组合电路的输出只与当时的输入有关,而与电路过去的输入无关。
20.在图1-1的CMOS门电路中,输出为高电平的有D。
A.B.C.D.
答案汇总:
╳
√
15
16
17
18
19
二、(共12分)器件的内部电路如图2-1所示,A,B为输入,F为输出。
(1),写出L、M、N、O、F点与输入A、B间的相对逻辑关系表达式。
(2),画出该器件的符号。
解:
(1)L=ABM=CD
N=AB+CD
O=AB+CD
R1A
R
N
VCC
O
T3
F=N=O=AB+CD
(10分)
D1D1'
T1A
R1B
T2A
M
T2B
T4
(2)
D2'
T1B
R3
三、(10分)请用最少的或非门设计一个检出8421BCD码能被4整除的逻辑电路(输入变量为ABCD,且提供反变量):
(1)根据功能需求完成表3-1真值表的填写;
(2)并写出该函数的标准与或表达式(使用;
F=∑+∑形式);
(3)将真值表填入图3-1的卡诺图,并用卡诺图法简化为最简或与式;
(4)用或非门实现该函数,画出逻辑图。
表3-1
真值表(2分)
输入ABCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F=∑m(0,4,8)+∑ϕ(10,11,12,13,14,15)
F=D⋅C(2分)
四、(10分)请用代数法化简函数F=AB+A⊕B(ABD+C+D+Ee
F)为最简
与或表达式,画出实现此逻辑函数的最简CMOS电路。
F=AB+A⊕B(ABD+C+D+EeF)
=AB+AB+AB(A+B+D+C+D+EeF)
=B+AB
=A+B=A⋅B
(化简8分,图2分)
五、(10分)TTL门构成的电路如图5-1所示,请给电阻RL选择合适的阻值。
已知OC门输出管截止时的漏电流为IOH=200μA,OC门输出管导通时允许的最大负载电流为IOLmax=16mA;
负载门的低电平输入电流为IIL=1mA,高电平输入电流为IIH=40μA,VCC′=5V,要求OC门的输出高电平VOH≥3.0V,输出低电平VOL≤0.4V。
R≤CCOHmin
R≥CCOL
LnI
OH+mIIH
n=2m=7m′=4
-V5-3
R≤CCOHmin==2.94KΩ
2⨯0.2+7⨯0.04
RL≥
-VOL
IOLmax-m'
=5-0.416-4⨯1
≈0.38KΩ
图
5-1
(5分/个)
六、(20分)求函数F=(A+B)(B+C)(A+C)的标准与或表达式,并分别用译码器74LS138(输出低电平有效,功能表见6-1)、数据选择器75LS153(功能表见6-2)、数据分配器74LS155(功能表见6-3)和最少的门电路实现此函数
(输入不提供反变量,在图6-1所给的符号图上完成)。
表6-174LS138功能表表6-274LS153功能表
ST
A1
A0
D3-D0
Y
⨯
D0
70
D1
D2
D3
SA
SB
+SC
A2
1A0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
⨯⨯
00
01
10
11
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路与逻辑设计 数字电路 逻辑设计 期中考试 试题