组成原理作业答案Word格式文档下载.docx
- 文档编号:20064045
- 上传时间:2023-01-16
- 格式:DOCX
- 页数:11
- 大小:22.15KB
组成原理作业答案Word格式文档下载.docx
《组成原理作业答案Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《组成原理作业答案Word格式文档下载.docx(11页珍藏版)》请在冰豆网上搜索。
PC:
ProgramCounter,程序计数器,其功能是存放当前欲执行指令的地址,并可自动计数形成下一条指令地址。
IR:
InstructionRegister,指令寄存器,其功能是存放当前正在执行的指令。
CU:
ControlUnit,控制单元(部件),为控制器的核心部件,其功能是产生微操作命令序列。
ALU:
ArithmeticLogicUnit,算术逻辑运算单元,为运算器的核心部件,其功能是进行算术、逻辑运算。
ACC:
Accumulator,累加器,是运算器中既能存放运算前的操作数,又能存放运算结果的寄存器。
MQ:
Multiplier-QuotientRegister,乘商寄存器,乘法运算时存放乘数、除法时存放商的寄存器。
X:
此字母没有专指的缩写含义,可以用作任一部件名,在此表示操作数寄存器,即运算器中工作寄存器之一,用来存放操作数;
MAR:
MemoryAddressRegister,存储器地址寄存器,在主存中用来存放欲访问的存储单元的地址。
MDR:
MemoryDataRegister,存储器数据缓冲寄存器,在主存中用来存放从某单元读出、或要写入某存储单元的数据。
I/O:
Input/Outputequipment,输入/输出设备,为输入设备和输出设备的总称,用于计算机内部和外界信息的转换与传送。
MIPS:
MillionInstructionPerSecond,每秒执行百万条指令数,为计算机运算速度指标的一种计量单位。
第3章系统总线
1.什么是总线?
总线传输有何特点?
为了减轻总线负载,总线上的部件应具备什么特点?
答:
P41.总线是多个部件共享的传输部件。
总线传输的特点是:
某一时刻只能有一路信息在总线上传输,即分时使用。
为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。
4.为什么要设置总线判优控制?
常见的集中式总线控制有几种?
各有何特点?
哪种方式响应时间最快?
哪种方式对电路故障最敏感?
总线判优控制解决多个部件同时申请总线时的使用权分配问题;
常见的集中式总线控制有三种:
链式查询、计数器定时查询、独立请求;
特点:
链式查询方式连线简单,易于扩充,对电路故障最敏感;
计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;
独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。
5.解释下列概念:
总线宽度、总线带宽、总线复用、总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期和总线的通信控制。
P46。
总线宽度:
通常指数据总线的根数;
总线带宽:
总线的数据传输率,指单位时间内总线上传输数据的位数;
总线复用:
指同一条信号线可以分时传输不同的信号。
总线的主设备(主模块):
指一次总线传输期间,拥有总线控制权的设备(模块);
总线的从设备(从模块):
指一次总线传输期间,配合主设备完成数据传输的设备(模块),它只能被动接受主设备发来的命令;
总线的传输周期:
指总线完成一次完整而可靠的传输所需时间;
总线的通信控制:
指总线传送过程中双方的时间配合方式。
10.为什么要设置总线标准?
你知道目前流行的总线标准有哪些?
什么叫plugandplay?
哪些总线有这一特点?
总线标准的设置主要解决不同厂家各类模块化产品的兼容问题;
目前流行的总线标准有:
ISA、EISA、PCI等;
plugandplay:
即插即用,EISA、PCI等具有此功能。
第四章
3.存储器的层次结构主要体现在什么地方?
为什么要分这些层次?
计算机如何管理这些层次?
存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。
综合上述两个存储层次的作用,从整个存储系统来看,就达到了速度快、容量大、位价低的优化效果。
主存与CACHE之间的信息调度功能全部由硬件自动完成。
而主存与辅存层次的调度目前广泛采用虚拟存储技术实现,即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器,程序员可使用这个比主存实际空间(物理地址空间)大得多的虚拟地址空间(逻辑地址空间)编程,当程序运行时,再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。
因此,这两个层次上的调度或转换操作对于程序员来说都是透明的。
11.一个8K×
8位的动态RAM芯片,其内部结构排列成256×
256形式,存取周期为0.1μs。
试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少?
采用分散刷新方式刷新间隔为:
2ms,其中刷新死时间为:
256×
0.1μs=25.6μs
采用分散刷新方式刷新间隔为:
(0.1μs+×
0.1μs)=51.2μs
采用异步刷新方式刷新间隔为:
2ms
30.一个组相连映射的CACHE由64块组成,每组内包含4块。
主存包含4096块,每块由128字组成,访存地址为字地址。
试问主存和高速存储器的地址各为几位?
画出主存地址格式。
cache组数:
64/4=16,Cache容量为:
64*128=213字,cache地址13位
主存共分4096/16=256区,每区16块
主存容量为:
4096*128=219字,主存地址19位,地址格式如下:
主存字块标记(8位)
组地址(4位)
字块内地址(7位)
第六章
12.设浮点数格式为:
阶码5位(含1位阶符),尾数11位(含1位数符)。
写出51/128、-27/1024所对应的机器数。
要求如下:
(1)阶码和尾数均为原码。
(2)阶码和尾数均为补码。
(3)阶码为移码,尾数为补码。
据题意画出该浮点数的格式:
阶符1位
阶码4位
数符1位
尾数10位
将十进制数转换为二进制:
x1=51/128=0.0110011B=2-1*0.110011B
x2=-27/1024=-0.0000011011B=2-5*(-0.11011B)
则以上各数的浮点规格化数为:
(1)[x1]浮=1,0001;
0.1100110000
[x2]浮=1,0101;
1.1101100000
(2)[x1]浮=1,1111;
[x2]浮=1,1011;
1.0010100000
(3)[x1]浮=0,1111;
[x2]浮=0,1011;
1.0010100000
16.设机器数字长为16位,写出下列各种情况下它能表示的数的范围。
设机器数采用一位符号位,答案均用十进制表示。
(1)无符号数;
(2)原码表示的定点小数。
(3)补码表示的定点小数。
(4)补码表示的定点整数。
(5)原码表示的定点整数。
(6)浮点数的格式为:
阶码6位(含1位阶符),尾数10位(含1位数符)。
分别写出其正数和负数的表示范围。
(7)浮点数格式同(6),机器数采用补码规格化形式,分别写出其对应的正数和负数的真值范围。
(1)无符号整数:
0——216-1,即:
0——65535;
无符号小数:
0——1-2-16,即:
0——0.99998;
(2)原码定点小数:
-1+2-15——1-2-15,即:
-0.99997——0.99997
(3)补码定点小数:
-1——1-2-15,即:
-1——0.99997
(4)补码定点整数:
-215——215-1,即:
-32768——32767
(5)原码定点整数:
-215+1——215-1,即:
-32767——32767
(6)据题意画出该浮点数格式,当阶码和尾数均采用原码,非规格化数表示时:
最大负数=1,11111;
1.000000001,即-2-9⨯2-31
最小负数=0,11111;
1.111111111,即-(1-2-9)⨯231
则负数表示范围为:
-(1-2-9)⨯231——-2-9⨯2-31
最大正数=0,11111;
0.111111111,即(1-2-9)⨯231
最小正数=1,11111;
0.000000001,即2-9⨯2-31
则正数表示范围为:
2-9⨯2-31——(1-2-9)⨯231
(7)当机器数采用补码规格化形式时,若不考虑隐藏位,则
最大负数=1,00000;
1.011111111,即-2-1⨯2-32
最小负数=0,11111;
1.000000000,即-1⨯231
-1⨯231——-2-1⨯2-32
最大正数=0,11111;
0.111111111,即(1-2-9)⨯231
最小正数=1,00000;
0.100000000,即2-1⨯2-32
2-1⨯2-32——(1-2-9)⨯231
17.设机器数字长为8位(包括一位符号位),对下列各机器数进行算术左移一位、两位,算术右移一位、两位,讨论结果是否正确。
[x1]原=0.0011010;
[y1]补=0.1010100;
[z1]反=1.0101111;
[x2]原=1.1101000;
[y2]补=1.1101000;
[z2]反=1.1101000;
[x3]原=1.0011001;
[y3]补=1.0011001;
[z3]反=1.0011001。
算术左移一位:
[x1]原=0.0110100;
正确
[x2]原=1.1010000;
溢出(丢1)出错
[x3]原=1.0110010;
[y1]补=0.0101000;
[y2]补=1.1010000;
[y3]补=1.0110010;
溢出(丢0)出错
[z1]反=1.1011111;
[z2]反=1.1010001;
[z3]反=1.0110011;
溢出(丢0)出错
算术左移两位:
[x1]原=0.1101000;
[x2]原=1.0100000;
溢出(丢11)出错
[x3]原=1.1100100;
正确
[y1]补=0.1010000;
溢出(丢10)出错
[y2]补=1.0100000;
[y3]补=1.1100100;
溢出(丢00)出错
[z1]反=1.0111111;
溢出(丢01)出错
[z2]反=1.0100011;
[z3]反=1.1100111;
溢出(丢00)出错
算术右移一位:
[x1]原=0.0001101;
[x2]原=1.0110100;
[x3]原=1.0001100
(1);
丢1,产生误差
[y1]补=0.0101010;
[y2]补=1.1110100;
[y3]补=1.1001100
(1);
丢1,产生误差
[z1]反=1.1010111;
[z2]反=1.1110100(0);
丢0,产生误差
[z3]反=1.1001100;
算术右移两位:
[x1]原=0.0000110(10);
产生误差
[x2]原=1.0011010;
[x3]原=1.0000110(01);
产生误差
[y1]补=0.0010101;
[y2]补=1.1111010;
[y3]补=1.1100110(01);
[z1]反=1.1101011;
[z2]反=1.1111010(00);
[z3]反=1.1100110(01);
19.设机器数字长为8位(含1位符号位),用补码运算规则计算下列各题。
(1)A=9/64,B=-13/32,求A+B。
(2)A=19/32,B=-17/128,求A-B。
(3)A=-3/16,B=9/32,求A+B。
(4)A=-87,B=53,求A-B。
(5)A=115,B=-24,求A+B。
(1)A=9/64=0.0010010B,B=-13/32=-0.0110100B
[A]补=0.0010010,[B]补=1.1001100
[A+B]补=0.0010010+1.1001100=1.1011110——无溢出
A+B=-0.0100010B=-17/64
(2)A=19/32=0.1001100B,B=-17/128=-0.0010001B
[A]补=0.1001100,[B]补=1.1101111,[-B]补=0.0010001
[A-B]补=0.1001100+0.0010001=0.1011101——无溢出
A-B=0.1011101B=93/128B
(3)A=-3/16=-0.0011000B,B=9/32=0.0100100B
[A]补=1.1101000,[B]补=0.0100100
[A+B]补=1.1101000+0.0100100=0.0001100——无溢出
A+B=0.0001100B=3/32
(4)A=-87=-1010111B,B=53=110101B
[A]补=10101001,[B]补=00110101,[-B]补=11001011
[A-B]补=10101001+11001011=01110100——溢出
(5)A=115=1110011B,B=-24=-11000B
[A]补=01110011,[B]补=1,1101000
[A+B]补=01110011+11101000=01011011——无溢出
A+B=1011011B=91
26.按机器补码浮点运算步骤,计算[x±
y]补.
(1)x=2-011×
0.101100,y=2-010×
(-0.011100);
(2)x=2-011×
(-0.100010),y=2-010×
(-0.011111);
(3)x=2101×
(-0.100101),y=2100×
(-0.001111)。
先将x、y转换成机器数形式:
(-0.011100)
[x]补=1,101;
0.101100,[y]补=1,110;
1.100100
[Ex]补=1,101,[y]补=1,110,[Mx]补=0.101100,[My]补=1.100100
1)对阶:
[∆E]补=[Ex]补+[-Ey]补=11,101+00,010=11,111<
0,
应Ex向Ey对齐,则:
[Ex]补+1=11,101+00,001=11,110=[Ey]补
[x]补=1,110;
0.010110
2)尾数运算:
[Mx]补+[My]补=0.010110+11.100100=11.111010
[Mx]补+[-My]补=0.010110+00.011100=00.110010
3)结果规格化:
[x+y]补=11,110;
11.111010=11,011;
11.010000(尾数左规3次,阶码减3)
[x-y]补=11,110;
00.110010,已是规格化数。
4)舍入:
无
5)溢出:
则:
x+y=2-101×
(-0.110000)
x-y=2-010×
0.110010
(2)x=2-011×
(-0.100010),y=2-010×
(-0.011111)
[x]补=1,101;
1.011110,[y]补=1,110;
1.100001
1)对阶:
过程同
(1)的1),则
1.101111
2)尾数运算:
[Mx]补+[My]补=11.101111+11.100001=11.010000
[Mx]补+[-My]补=11.101111+00.011111=00.001110
3)结果规格化:
11.010000,已是规格化数
00.001110=11,100;
00.111000(尾数左规2次,阶码减2)
无
x+y=2-010×
x-y=2-100×
0.111000
(3)x=2101×
(-0.100101),y=2100×
(-0.001111)
[x]补=0,101;
1.011011,[y]补=0,100;
1.110001
1)对阶:
[∆E]补=00,101+11,100=00,001>
0,应Ey向Ex对齐,则:
[Ey]补+1=00,100+00,001=00,101=[Ex]补
[y]补=0,101;
1.111000
(1)
[Mx]补+[My]补=11.011011+11.111000
(1)=11.010011
(1)
[Mx]补+[-My]补=11.011011+00.000111
(1)=11.100010
(1)
2)结果规格化:
[x+y]补=00,101;
11.010011
(1),已是规格化数
[x-y]补=00,101;
11.100010
(1)=00,100;
11.000101(尾数左规1次,阶码减1)
[x+y]补=00,101;
11.010011(舍)
[x-y]补不变
x+y=2101×
(-0.101101)
x-y=2100×
(-0.111011)
32.设机器字长为16位,分别按4、4、4、4和5、5、3、3分组后,
(1)画出按两种分组方案的单重分组并行进位链框图,并比较哪种方案运算速度快。
(2)画出按两种分组方案的双重分组并行进位链框图,并对这两种方案进行比较。
(3)用74181和74182画出单重和双重分组的并行进位链框图。
(1)4—4—4—4分组的16位单重分组并行进位链框图见教材286页图6.22。
5—5—3—3分组的16位单重分组并行进位链框图如下:
(2)4—4—4—4分组的16位双重分组并行进位链框图见教材289页图6.26。
5—5—3—3分组的16位双重分组并行进位链框图如下:
5—5—3—3分组的进位时间=2.5ty⨯3=7.5ty;
4—4—4—4分组的进位时间=2.5ty⨯3=7.5ty;
可见,两种分组方案最长加法时间相同。
结论:
双重分组并行进位的最长进位时间只与组数和级数有关,与组内位数无关。
(3)单重分组16位并行加法器逻辑图如下(正逻辑):
注意:
1)74181芯片正、负逻辑的引脚表示方法;
2)为强调可比性,5-5-3-3分组时不考虑扇入影响;
3)181芯片只有最高、最低两个进位输入/输出端,组内进位无引脚;
4)181为4位片,无法5-5-3-3分组,只能4-4-4-4分组;
5)单重分组跳跃进位只用到181,使用182的一定是双重以上分组跳跃进位;
6)单重分组跳跃进位是并行进位和串行进位技术的结合;
双重分组跳跃进位是二级并行进位技术;
特别注意在位数较少时,双重分组跳跃进位可以采用全先行进位技术实现;
位数较多时,可采用双重分组跳跃进位和串行进位技术结合实现。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 组成 原理 作业 答案
![提示](https://static.bdocx.com/images/bang_tan.gif)