《EDA技术及应用》课程设计报告Word下载.docx
- 文档编号:20488344
- 上传时间:2023-01-23
- 格式:DOCX
- 页数:12
- 大小:109.45KB
《EDA技术及应用》课程设计报告Word下载.docx
《《EDA技术及应用》课程设计报告Word下载.docx》由会员分享,可在线阅读,更多相关《《EDA技术及应用》课程设计报告Word下载.docx(12页珍藏版)》请在冰豆网上搜索。
目前已在电子工程设计等领域得到了广泛地应用。
与目前流行的电路仿真软件相比较,EWB具有界面直观、操作方便等优点。
他改变了有些电路仿真软件输入电路采用文本方式的不便之处,该软件在创建电路、选用元器件的测试仪器等均可以直接从屏幕图形中选取,而且测试仪器的图形与实物外形基本相似,从而大大提高了电子设计工作的效率。
此外,从另一角度来看,随着计算机技术和集成电路技术的发展,现代电子与电工设计,已经步入了电子设计自动化(EDA)的时代,采用虚拟仿真的手段对电子产品进行前期工作的调试,已成为一种发展的必然趋势。
通过对实际电子线路的仿真分析,从而提高对电路的分析、设计和创新能力。
一、三人智力抢答器设计的功能介绍
1、该设计可由第一信号鉴别、锁存、答题倒计时电路等多个always语句块构成。
2、设计要求
(1)3名选手编号为:
1,2,3,。
各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3。
(2)给主持人设置一个控制按钮4,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。
抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并有抢答显示灯显示出来,封锁输入电路,禁止其他选手抢答。
抢答选手的编号一直保持到主持人将系统清零为止。
(4)抢答器具有定时(5秒)抢答的功能。
当主持人按下开始按钮后,参赛选手开始抢答,抢答成功,同时定时器开始倒计时,倒计时结束时,蜂鸣器响,并保持到主持人将系统清零为止。
二、三人智力抢答器的硬件设计
2、原器件清单
元件名称
数量
10K欧电阻
10个
200欧电阻
8个
1K欧电阻
14个
50欧电阻
1个
三极管
9个
发光二极管
红黄绿各3个
蜂鸣器
8段显示器
2个
开关按键
4个
4M晶振
一个
104电容
6个
10u电容
电源线
1根
芯片底座
电路板
3、三人智力抢答器电路图
方波产生电路:
用于产生方波
电容电路:
LED灯电路
功能:
用发光二极管的亮与灭指示程序状态
七段译码显示电路
CPLD主控模块电路
复杂可编程逻辑器件,是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
通过程序控制不同的管脚输出从而达到控制硬件,实现所需要的功能,他是整个设计的核心模块。
程序下载电路
用于提供程序下载。
通过USB-BLAST链接电脑向芯片里下载程序。
是程序下载的链接通道。
开关电路
通过按键的断开与连接实现功能信号的输入输出
三、三人智力抢答器软件设计
1、VerilogHDL硬件描述语言简介
VerilogHDL是一种硬件描述语言(HDL:
HardwareDiscriptionLanguage),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。
VerilogHDL和VHDL是目前世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。
两种HDL均为IEEE标准。
VerilogHDL语言不仅定义了语法,而且对每个语法结构都定义了清晰的模拟、仿真语义。
因此,用这种语言编写的模型能够使用Verilog仿真器进行验证。
语言从C编程语言中继承了多种操作符和结构。
VerilogHDL提供了扩展的建模能力,其中许多扩展最初很难理解。
但是,VerilogHDL语言的核心子集非常易于学习和使用,这对大多数建模应用来说已经足够。
当然,完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。
本设计采用ALTERA公司的EDA软件系统QuartusⅡ来完成。
采用自顶向下的设计方法。
2、三人智力抢答器VerilogHDL流程图
3
4、三人智力抢答器源程序
程序及程序功能介绍
:
(1)、端口定义部分
modulesel(clk,k1,k2,k3,k4,out1,out2,out3,out4,beep);
//模块名称sel
inputclk,k1,k2,k3,k4;
//时钟,抢答按键
outputout1,out2,out3,out4,beep;
//四个输出显示灯,蜂鸣器
regout1,out2,out3,out4,block,beep;
//定义寄存器类型锁存信号block
reg[24:
0]count;
reg[20:
0]counter;
regflag;
//蜂鸣器控制信号
(2)、抢答部分
本段程序实现基本的抢答功能,block为锁存信号,当有一组按下抢答按钮后,系统锁存,其他组别抢答无效;
于此同时信号out输送给led灯,抢答成功者对应led灯亮;
一组抢答成功后若其他组再抢答,数码管熄灭示警。
always@(posedgeclk)
begin
counter=counter+1;
//裁判员发开始抢答信号,初始化指示灯为灭、抢答的互斥量为0,蜂鸣器禁声
if(!
k4)
begin
{out1,out2,out3,out4,block}<
=5'
b11110;
count<
=0;
flag=0;
end
else
k1)//第一组别按键是否按下
block)
begin
out1=0;
//点亮第一组别指示灯
block=1;
//封锁别组抢答信号
count=1;
//第一组已按下按钮,可启动答题计时器
end
elseif(!
k2)//第二组别按键是否按下
if(!
block)
out2=0;
elseif(!
k3)//第三组别按键是否按下
out3=0;
(3)、抢答器具有定时(5秒)抢答的功能。
当主持人按下开始按钮后,参赛选手抢答有效,抢答成功后,定时器开始倒计时,倒计时结束时,蜂鸣器响,并保持到主持人将系统清零为止。
/*答题计时开始,并判断是否答题超时*/
if(count!
=0)
if(count==24'
hffffff)//如果答题时间到了*分钟,亮犯规灯
count=0;
out4=0;
flag=1'
b1;
//置蜂鸣器发声标志
count=count+1;
en
end
(4)、蜂鸣器发声程序
//蜂鸣器发声
always@(counter[7])
if(flag==1)beep=!
(counter[6]&
counter[12]&
counter[18]);
elsebeep=1'
b0;
5、EDA课程设计试验板管脚说明
(1)、按键开关管脚分配:
往下按为0,初始为1
按键
K1
K2
K3
K4
管脚
pin19
pin20
pin21
pin24
(2)、4个LED对应的管脚分配
LED
out1
out2
out3
out4
pin14
pin16
pin17
pin18
(3)、时钟脉冲clk和蜂鸣器beep对应的管脚分配
clk
beep
pin43
pin12
四、设计总结与心得体会
本次的EDA课程设计时间虽短,但通过三个星期的实践,使我对EDA技术有了更进一步的了解。
同时,大致懂得了一个课题制作的具体流程和实施方法。
另外,课程设计对QuartusⅡ软件的使用要求较高,从而使我能较为熟练的运用此软件。
在设计时,采用模块化的设计思路使得问题变的简单明了,大大缩短了时间,降低了发生错误的机侓,也便于修改和更新。
课程设计中,需要找很多资料,在当今的信息化环境中,虽然资料很多,但需要仔细斟酌才能找到所要的。
这次的课程设计很好的锻炼了这种能力。
此外,与同学和老师的交流必不可少,我从中也学到了不少东西。
课程设计是一次很好的锻炼机会,我从中学的很多知识对将来的学习和工作都有很大的帮助,十分感谢学校能提供这样一个机会。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA技术及应用 EDA 技术 应用 课程设计 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)