锁相放大器原理和模块实现与仿真.docx
- 文档编号:24083477
- 上传时间:2023-05-24
- 格式:DOCX
- 页数:36
- 大小:472.85KB
锁相放大器原理和模块实现与仿真.docx
《锁相放大器原理和模块实现与仿真.docx》由会员分享,可在线阅读,更多相关《锁相放大器原理和模块实现与仿真.docx(36页珍藏版)》请在冰豆网上搜索。
锁相放大器原理和模块实现与仿真
本科生毕业论文(设计)
题目数字锁相放大器的设计
姓名与学号胡和益3070801222
指导教师马慧莲
年级与专业2007电子科学与技术
所在学院信息与电子工程学系
摘要
微弱数字信号检测技术,在科学技术发展中起到越来越重要的作用,其中数字锁相放大器更是受到广泛的研究。
本文在介绍数字锁相放大器及CORDIC算法基本原理的基础上,根据谐振式光纤陀螺数字信号检测电路实际现状,用SIMULINK工具搭建锁相放大器的各个模块,用CORDIC算法实现载波的产生以及解调过程,并通过移相实现同步解调。
解调信号用数字低通滤波器进行滤波后得到待测信号的幅度值,由此获取陀螺的转动信号值。
本文对整个锁相放大器系统的各个模块进行仿真和分析,得到系统的解调范围与解调精度。
并通过对现有系统的改进,在解调前加入带通滤波器,改善解调后低通滤波器的性能等,以提高系统的解调精度。
本文的仿真结果可用于指导实际实验中算法的改进,参数的选择以及方案的修改等,提高实际系统的检测精度。
关键词:
数字锁相放大器CORDIC算法同步解调SIMULINK
Abstract
Thetechnologyofweaksignaldectionplaysamoreandmoreimportantroleinthedevelopmentofscienceandtechnology.Amongthem,theresearchofLockInAmplifierhasdrawngreatattention.ThisthesiswhichisbasedontheintroductionofLockinAmplifierandthebasicprincipleofCORDIC,buildsthemoduleofLockinAmplifierbyusingSIMULINK,realizescarriergenerationandprocessofdemodulationbyusingCORDIC,andreachtheaimofsynchronousdemodulationbyphase-shift.Afterusingthedigitallow-passfilter,thoughthedemodulationsignal,wewillobtainthemagtitudeofsignalthatneedstobemeasured,thusacquiresthevalueofgyroscopic'srotating-signal.Inthispaper,therangeandprecisionofthedemodulationaregiventhroughthesimulationandanalysisofLockInAmplifier.Throughtheimprovementofexistingsystem,addingthebandpassfilterbeforedemodulationandimprovingtheperformanceoflow-passfilter,wecanimprovethedemodulationprecisionofsystem.Thesimulationofthispapercanbeusedfortheimprovementofalgorithm,theselectionofparameterandthemodificationofprojecttoimprovethedetectingprecisionofactualsystems.
Keywords:
DigitalLockInAmplifier,CORDIC,synchronousdemodulation,SIMULINK
目录
第一章引言1
1.1背景1
1.2国内外研究成果与现状2
1.3本文的主要内容3
第二章锁相放大器原理和模块实现与仿真4
2.1锁相放大器的基本原理4
2.2各系统模块实现与仿真6
2.2.1ADC模块6
2.2.2DAC建模和仿真8
2.2.3ADC和DAC模块联合仿真9
2.2.4低通滤波器模块10
2.2.5正弦波产生模块13
2.2.6整个同步解调模块15
2.3解调精度与解调范围检测19
2.3.1解调精度检测19
2.3.2解调范围检测23
2.4实验思考25
2.4.1加入带通滤波器后解调精度检测25
2.4.2运用过渡带更窄低通滤波器后解调精度检测27
第三章总结29
3.1设计和仿真总结29
3.2设计和仿真过程中解决的问题和经验30
参考文献31
致谢32
第一章引言
1.1背景
微弱信号检测(WeakSignalDetection)是测量技术中的综合技术和尖端领域,它可以测量传统观念认为不能测到的微弱量,因此获得了迅速的发展并受到普遍的重视。
对于众多的微弱量(如弱光、小位移、微温差、微震动、小电容、弱磁场、微弱声音、低电平电压、微电流、微电导及微弱流量等),一般都可以通过各种传感器把其他量转换为电量,使检测对象转变为微弱电量(电压或者电流),然后利用锁相放大器对这些微弱信号进行测量[1]。
随着当今科学技术的不断进步,测量技术得到日益完善的发展,也对它提出了更高的要求,尤其是一些特殊条件下的测量已成为深化认识自然环境和人类环境的重要手段。
对物质世界的微观结构及微弱的相互作用等获得的微弱量的检测,无疑是当今科学技术的前沿课题。
而锁相放大器(Lock-inAmplifier,LIA)正是一种能测量极其微弱的连续周期性信号的仪器。
这些微弱信号可以小至数纳伏特,甚至是隐藏在大于它数千倍的干扰信号当中。
连续周期性信号与干扰信号不同之处,在于前者具有固定的频率及相位,后者则杂乱无章。
锁相放大器便是利用所谓的“相位灵敏检测(PhaseSensitiveDetection,PSD)”技术以取得具有特定频率与相位的信号,而不同于此频率的信号则被抑制下来,使输出信号不受干扰信号的影响[2]。
同时锁相放大器在测量精度和测量速度两方面有着较大优势,无论速度,还是精度,都可以根据特殊需要进行最适当的匹配,而速度和精度正是测量技术一直围绕解决的两个重点问题。
同时,锁相放大器还具有中心频率稳定,通频带窄,品质因数高等优点,因此得到了广泛应用。
而数字锁相放大器相比模拟锁相放大器具有众多优点,而受到推崇。
另外,数字锁相放大器能够避免谐波失真和模拟乘法器产生的热转移,对功能参数进行拟合时还具有通用性[3],而且可以在最短时间内完成锁相功能,加之精度高等优点,所以数字锁相放大器被广泛使用。
本论文研究的谐振式光纤陀螺(ResonatorFiberOpticGyroscope,RFOG)是基于Sagnac效应产生的谐振频率差来测量旋转角速度的光学传感器,基于调相谱技术的RFOG的调制信号的产生和信号的同步解调是检测系统的关键。
坐标旋转数字计算机算法(CORDIC)通过加减、移位等运算完成计算三角函数值,在FPGA芯片上集成调制信号的产生、信号的同步解调以及解调信号后数字滤波处理等功能,实现了基于调相谱技术的RFOG检测电路的数字化。
所以具体研究光纤陀螺的数字锁相放大器的设计有着重大的意义。
1.2国内外研究成果与现状
数字锁相放大器(DigitalLock-inAmplifier,DLIA)采用相关检测方法,由信号通道、参考通道和相关器组成[4],其理论研究近些年来取得了很大的进步,如今的改进的DLIA采用远大于奈奎斯特频率的速度对信号进行采样,过采样提高的分辨率不仅可以满足准确度要求,而且可以简化甚至省略信号输入通道的信号预处理,可以更大程度的提高数字锁相放大器的测量精度和速度。
同时人们还优化算法,减少数据的负载量,提高低通滤波器的阶数,减小锁相放大器的带宽,进而提高了锁相放大器的品质因数[5]。
另外,由于运算量得到缩减,过采样率可以做得高一点,从而提高系统的测量准确度。
当然也有一些利用先进的大规模集成电路设计方法,设计双通道数字锁相放大器的研究,可以更大程度的提高测量精度和测量频率范围。
而现在更多的是设计开发与产业相关的数字锁相放大器,比如基于单片机的DLIA,基于专用数字信号处理的DLIA,基于个人电脑的系统级模块化DLIA等,数字锁相放大器已经深入各个领域[6]。
当今的数字锁相放大器中融入了频率和幅度估计装置,使得数字锁相放大器的功能更趋于完善,精度更加提高。
数字锁相放大器的研究,可追溯到1962年美国PARC公司研制出的第一台用于测量微弱正弦信号的锁定放大器,这台锁定放大器成功地解决了大量二次电子背景中的Auger电子测量,成为物质表面组份分析和表面电子能态研究的重要手段。
国内外对于锁定放大器的研究在过去的四十年时间也获得了很大的进步,从检测频带、动态范围的拓宽到检测精度的提高都有了数量级的飞跃。
同时在数字电子技术的发展下,尤其是数字信号处理技术的发展,锁定放大器也由模拟型向数字型发展,克服了模拟锁定放大器由于物理器件所引起的一些不可克服的缺陷,极大改善了锁定放大器的性能,使锁定放大器的研究发展和应用得到很大的提高[7]。
国外对锁定放大器研究比较早,开发出系列模拟型和数字型锁定放大器。
较成熟的产品有:
美国EG&G公司研制的SR830和SR840数字锁定放大器;美国AMETEK公司的7265、7280DSP数字双相宽频锁定放大器;日本NFCORP公司研制的多功能数字锁相放大器LI5640等。
国内南京大学唐洪宾等作了一些研究工作,开发出了新一代ND系列锁定放大器。
中国科学院物理研究所微弱信号检测小组也作了一些研究工作。
国内研究产品有:
信息产业部电子第四十一研究所研制的AV3891锁相放大器;而虚拟锁相放大器是广东省重点实验室建设项目资助的成果。
与此同时,基于计算机的数字锁定算法也得到很大的发展,国内外许多学者提出了不同的锁定算法。
如Mono提出的反向采样法、Snaiie提出的正交采样法、Gerrits提出的四等分累加法、以及国内的史燕等提出的六等分累加法、左营喜等提出的分段累加法等一些新的算法[8]。
它们都在弱信号检测方面得到一定的应用。
目前市场上还没有国内研发生产的成熟的数字锁相放大器产品,估计主要原因是锁相放大器的设计复杂,需要有各方面丰富的技术经验积累;同时作为一种微弱信号测量仪器,需要有很高的稳定性、可靠性,才能被市场认同。
而我们针对目前熟悉的应用需求,需要研制出专用型的数字锁相放大器,填补国内数字型微弱信号测量仪器的空白。
1.3本文的主要内容
本文根据实际RFOG系统数字信号检测电路的构架搭建仿真模型,实现数字锁相放大器的功能。
具体的研究内容有:
(1)根据实际RFOG系统的状态,对数字LIA进行系统设计。
(2)用CORDIC算法实现载波的产生以及同步解调过程。
(3)用SIMULINK软件搭建模型,实现数字LIA系统的仿真,并对解调范围、解调精度等仿真结果进行了分析。
(4)根据仿真结果,对现有解调系统进行改进和优化,并对优化后的系统进行仿真,与之前系统进行比较和分析。
第二章锁相放大器原理和模块实现与仿真
2.1锁相放大器的基本原理
锁相放大器的基本工作原理如图2.1所示,主要包括信号通道、参考通道、相敏检测器和低通滤波器。
其中信号通道表示信号经过外部系统的过程,参考通道对参考输入做相应移相等处理,相敏检测器实现经过外部系统后的信号与参考信号相乘运算,低通滤波器用于滤除高频分量,得到直流分量,实现幅度检测的目的。
图2.1锁相放大器工作原理
设被测输入信号为
,参考输入为
,式中ω0是被测信号和参考信号的频率;θ是二者之间的相位差。
PSD以参考信号为基准,对输入信号进行相敏检测,其本质是乘法器,则输出为:
(2.1)
式(2.1)中第一项为乘积的差频分量,第二项为和频分量。
经过相敏检测器之后,原来频率为ω0的信号频谱迁移到了ω=0和ω=2ω0处。
频谱搬移后,幅度取决于输入信号的幅度Vs和参考信号的幅度Vt。
相敏检测器的输出up(t)经过LPF后,式(2.1)中的和频分量被滤除,得到的输出为:
(2.2)
从(2.2)中可以看出,当θ=0时输出uo(t)最大,从而实现了同步解调鉴幅的目的,达到了微弱信号检测的效果。
实际的RFOG系统中,是用CORDIC算法产生正弦信号作为载波进行调制,再用CORDIC算法实现正弦同步解调,其实现框图如图2.2所示。
在FPGA内部用数字CORDIC算法产生正弦波后经DAC输出,加载到相位调制器(PhaseDemodulation,PM)上对光信号进行调制。
调制后的光信号经过光纤环形谐振腔(FiberRingResonator,FRR)后通过光电探测器(PhotoDetector,PD)转变为电信号,再经过ADC变换后进入FPGA内,仍旧用CORDIC算法实现正弦同步解调。
解调信号经过数字滤波后由DAC输出到示波器等仪器进行观察,得到最终的解调信号,也即光纤陀螺的转动信号值。
图2.2信号调制和同步解调系统框图
根据图2.2,本方案的设计主要是针对方框内部分进行,也就是FPGA内的同步解调过程,外部光路系统等效为一加噪和放大系统,对调制信号加入噪声,然后通过ADC进入FPGA内进行同步解调,实现DLIA的功能,最后由DAC输出解调信号。
用SIMULINK软件设计的模块包括ADC、DAC、调制信号发生器、参考信号发生器、低通滤波器、乘法器等。
将上述模块按照实际搭建起来,就可以对DLIA系统进行仿真。
2.2各系统模块实现与仿真
2.2.1ADC模块
实验室采用的ADC芯片是ADS5553,它是一种高性能、双通道的14位数模转换器。
每个通道都包括一个宽带宽的线性采样和保持阶段设计和一个内部参考电压。
根据ADS5553的性能参数,搭建SIMULINK模块,采用内部参考电压,前端用THS4503运放实现差分输入,如图2.3所示。
图2.3ADC模块
ADS5553采样频率最高为65MHz,本实验采样频率为40MHz。
输入信号频率2KHz,幅度0.5V的正弦波,进过ADC后查看仿真结果,如图2.4所示。
输出信号为频率2KHz的数字正弦波信号,实现AD采样的目的。
输出信号幅度为数字量4818,因为14位的ADS5553最大输出幅度为数字量213-1,而幅度为0.5V的正弦波输入,输出为4818,由比例关系可知ADC的输入电压范围为±0.85V。
图2.4幅度和频率检测
示波器的输出波形经过放大后如图2.5所示,可以看到呈明显的数字阶梯状,且变化的周期为0.0025e-5s,即采样频率为40MHz,与实验设置的采样频率相同。
图2.5正弦波阶梯
给ADC输入一直流信号,幅度为0.5V,观察ADC的输出如2.6所示。
可以看到输出波动为数字量±1LSB,均值为数字量4818,方差为0.25。
而ADS5553非线性微分(DNL)误差为
±0.6LSB,仿真模型的建立基本符合器件的实际参数。
图2.6直流信号AD转换后图形
2.2.2DAC建模和仿真
实验室采用的DAC芯片是DAC2904,它是双通道,14位的高速数模转换器,输出为电流信号。
后端经过OPA690运放后,转换成电压信号并放大输出,如图2.7所示。
本实验采用的DAC2904,采样频率最高为125MHz,而本实验采样频率为40MHz,符合芯片的使用要求。
图2.7DA模块
给DAC的输入信号频率为2KHz,幅度为数字量212,采样时间为1/40000000s的数字正弦波,观察DAC的输出,如图2.8所示。
从图中可以看到,DAC的输出信号为正弦模拟信号,幅度为1V,频率也为2KHz。
根据DAC的位数以及OPA690放大倍数,可以得到DAC2904的输出电压范围为±2V。
图2.8正弦阶梯DA输出波形
14位的DAC2904,其输入的信号幅度的数字量应小于等于213,若输入大于213,则会出现削尖失真,如图2.9所示,输入信号的幅度为数字量213+2222,超过了DAC的输入范围,则输出信号失真。
图2.9削尖失真后波形
2.2.3ADC和DAC模块联合仿真
将ADC和DAC模块联合起来,其模型如图2.10所示,测信号经过两次转换后能否恢复。
输入信号为频率2KHz,幅度0.5V的正弦波信号。
输出如图2.11所示。
其中第一条曲线是输入信号,第二条曲线是经AD转换后的数字信号,第三条曲线是经AD,DA转换后恢复的模拟正弦波信号。
从仿真结果可以得到,三条正弦波频率均为2000Hz,经AD转换后输出幅度为4818,与之前的AD转换仿真结果相同,最终输出的正弦波信号幅度为0.5V,可见信号在经过ADC和DAC后,可以恢复到原来的信号。
图2.10AD-DA模块
图2.11Scope图形输出
2.2.4低通滤波器模块
用乘法器实现相敏解调后的信号需要通过低通滤波器滤除高频分量,得到直流信号值。
本论文设计的数字低通滤波器,其传输函数为:
(2.3)
测-3dB的图形如图2.12所示,因为采样频率为40MHz,所以归一化的1代表20MHz,可知3dB带宽为1.91e-8*20e6=0.382Hz,符合实验所需3dB带宽为0.1-1Hz的要求:
图2.12低通滤波器3dB测试图形
其频响特性曲线如图2.13所示。
从图中可以看到,一阶低通滤波器的阻带衰减为140dB。
因为实验中产生的正弦波频率为79.96KHz,所以二倍频分量2*79.96KHz被衰减,从频率响应曲线上可以得到相应衰减倍数为107dB。
图2.13低通滤波器频率响应曲线
对此滤波器的性能进行仿真测试,测试模型如图2.14所示。
输入信号为幅度1000,频率150KHz的正弦信号与常量10的叠加。
输出结果如图2.15所示,是幅度为10的常量,即输出为直流分量10,滤波器滤除了高频分量150KHz,放大后可见波动,可见滤波器衰减了高频分量,放大后又可以看见高频波动。
图2.14低通滤波器仿真模块搭建
图2.15经低通滤波器后输出图形
2.2.5正弦波产生模块
正弦波利用CORDIC算法产生,此CORDIC内部用16个CORDIC单元组成。
X输入控制正弦波的幅度,Z为正弦波产生所需的相位累加器输出值。
如图2.16所示。
其中Amplitude控制生成正弦波的幅度,设为1000,FCW为生成正弦波的频率控制字,设为131。
图2.16正弦波产生模块
设置系统频率为40MHz。
则输出正弦波放大后图形如图2.17所示:
图2.17输出正弦波放大后图形
可以看到,输出正弦波周期为12.6μs,频率为79.37KHz,幅度为3293,对应于0.8V。
根据CORDIC产生正弦波频率的公式:
(2.4)
其中fclk为系统时钟40MHz,FCW为频率控制字131,n为数据字长16,则产生的正弦波频率为79.96KHz,而实验所得的正弦波的频率为79.37KHz,误差为0.7%,与实验预期基本相同。
若CORDIC内部采用32个内部单元组成,FCW设为16777216,幅度控制字设为100000000,则生成的正弦波如图2.18所示,幅度为3.3e8,频率为156.25KHz。
图2.1832位cordic输出正弦波图形
根据式(2.4)可知,32位CORDIC频率分辨率和幅度分辨率均比16位CORDIC的高。
FCW每变化一个单位,32位CORDIC输出正弦波频率变化更小,则频率分辨率更高。
同时32位CORDIC幅度分辨率也更高,因为32位CORDIC生成的正弦波比16位CORDIC生成的正弦波更加光滑,即32位CORDIC算法生成的正弦波更趋近于真正的正弦波。
这是因为由(2.4)式可知同样的频率控制字FCW和时钟周期fclk,但是n不同,32位CORDIC的n为32,十六位CORDIC的n为16,所以两者输出正弦波周期不同,32位CORDIC输出正弦频率低,周期大。
而根据CORDIC原理每隔一个相同的时钟周期输出一个正弦值,32位CORDIC生成的正弦波更加光滑,所以幅度控制量每增加一个单位,输出正弦波幅度变化量更容易观测出来,所以32位CORDIC幅度分辨率也更高。
2.2.6整个同步解调模块
FPGA内部第一个CORDIC模块产生的正弦信号,经DA,外部加噪放大后,通过AD转换后通过FPGA内部第二个CORDIC模块,相当于加噪放大后的正弦信号与原正弦信号相乘,因为两信号频率相同,所以得到一个直流分量和二倍频分量,经低通滤波器滤除二倍频分量后得到直流分量,即达到了同步解调的目的,测得了放大后的正弦波的幅度。
原理如下:
第一个cordic模块产生的正弦信号经过外部单元后加了相位θ,则最终输出
(2.5)
当θ=0度时,最终经过低通滤波器之后得到的直流分量最大。
因为本实验采用的DAC2904和ADS5553两块芯片均处理14位的信号,所以第一个cordic产生的由16位正弦波信号需经过截位后经过DAC2904转换并输出,进入第二个cordic之前也需要14位信号扩展到16位后进入FPGA内进行解调运算。
而加噪模块取名为NoiseAmplifier模块,内部结构如图2.19所示。
图2.19加噪模块
对系统加一个放大了的噪声。
FPGA内部结构包含两个cordic模块,一个产生正弦波,一个进行同步解调。
第一个cordic正弦波产生模块原理已经介绍,第二个cordic模块用于同步解调,其中X输入为经过加噪放大后的正弦波信号,Z输入为同步解调所需的相位累加器输出值和补偿相位值之和。
FPGA内部结构如图2.20所示:
图2.20FPGA内部结构
加了噪声模块,外部增益设为0.1,则整个系统如图2.21所示:
图2.21整个系统模块
Scope2图形输出如图2.22所示
:
图2.22输出二倍频图形
因为第二个cordic之后的输出信号应该为二倍频信号与直流分量的叠加,由图2.22可见经过解调后正弦波频率变为了原来的两倍,为158.74KHz,直流偏置为0.14V。
而由式(2.5)可知输出信号为二倍频信号与直流信号之和,输出二倍频频率应为159.92KHz,可见实验误差为0.7%。
仔细调节过第二个cordic的相位补偿值,使得最终生成的二次频分量与原正弦信号分量相位相同,同时直流偏置量达到最大,经DA检测直流量为0.1556V。
其中调整相位后输出如图2.23。
图2.23调整相位后输出二倍频图形
低通滤波器之后的波形如图2.24所示:
图2.24检测出的直流分量图形
可见直流分量为0.1556V,.因为正弦信号经外部系统后,与原参考信号相乘,两信号频率相同,相乘后得到一个高频分量与一个直流分量,调节相位补偿值,使最终输出直流量最大,经过低通滤波器滤除高频分量,得到直流分量,则输出为直线。
而这与低通滤波器之
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 放大器 原理 模块 实现 仿真