bit error rate analysis of cactus technologies sd card productscactus sd卡产品的比特误码速率分析外.docx
- 文档编号:25574284
- 上传时间:2023-06-09
- 格式:DOCX
- 页数:11
- 大小:163.83KB
bit error rate analysis of cactus technologies sd card productscactus sd卡产品的比特误码速率分析外.docx
《bit error rate analysis of cactus technologies sd card productscactus sd卡产品的比特误码速率分析外.docx》由会员分享,可在线阅读,更多相关《bit error rate analysis of cactus technologies sd card productscactus sd卡产品的比特误码速率分析外.docx(11页珍藏版)》请在冰豆网上搜索。
biterrorrateanalysisofcactustechnologiessdcardproductscactussd卡产品的比特误码速率分析外
BitErrorRateAnalysisofCactusTechnologiesSDCardProducts
1.Introduction
CactusTechnologiesproductsarebuiltusingonlythehighestqualitySLC(SingleLevelCell)NANDflashdevices.However,similartoharddiskmedia,NANDflashmediaisnotperfectandsofterrorswillinevitablyoccurduringusage.VariouspublishedpapershaveshownthattherawBER(BitErrorRate)ofSLCNANDisintherangeof1E9to1E11.WhilethisisquitegoodandsignificantlybetterthanthatofMLC(MultiLevelCell)NAND,manypplicationsrequireBERsthatareonparwith,orbetterthanthoseprovidedbytraditionalharddiskdrives,whichtypicallyhasBERsintherangeof1E15.
Fortunately,thesofterrormechanismsinSLCNANDarewellunderstoodandcanbeeasilycompensatedforwiththeuseofarobustECC.Inthispaper,wewillprovideabriefanalysisoftheBERofCactusSDCardproductsandshowhowthestrongbuiltinECCinthecontrollerisabletoprovidetypicalapplicationBERsthatcanmatchorevensurpassthatoftypicalharddiskdrives.
2.TheProblem
Bit'disturb'phenomenaisinherenttotheNANDCactusTechnologiesLimitedasharchitecture.Therearethreebasiccausesofsuchbit'disturbs':
●Programdisturb
●Readdisturb
●Chargeleakage
Programdisturboccurswhenunselectedcellsareexposedtohighvoltageswhenneighboringcellsarebeingprogrammed.Theresultofthisinadvertentexposuretohighvoltagesisthattheaffectedcellappearsslightlyprogrammed.
Readdisturboccurswhenunselectedcellsareexposedtonormaloperatingvoltageswhenneighboringcellsarebeingread.Theresultofthisistheaffectedcellappearsslightlyprogrammed.Duetothemuchlowervoltagesusedduringreadoperations,readdisturbeffectsaremuchweakerthanthoseofprogramdisturb.
Chargeleakageoccursbecausethestoredchargeonthefloatinggateoftheflashcellwillslowlyleakawayovertime,thuscausingaprogrammedcelltograduallybecomeunprogrammed.
Fortunately,allthreetypesofdisturbmechanismdescribedabovearenotpermanentandtheaffectedcellsare'restored'oncetheblockiserased.
Therefore,toovercomethesofterrorsthatarecausedbythesebit'disturbs',allthatisrequiredisasufficientlypowerfulECCthatisdesignedfortheerrorcharacteristicsoftheflashmedia.
3.BERAnalysis
CactusTechnologiesSDCardsemployaReedSolomoncodeECCcapableofcorrecting4symbolerrorsovera528byteblock.AsimplemathematicalanalysiswillshowtheimprovementinBERthatthisECCprovides.
Inthefollowinganalysis,thevariablesare:
Praw:
rawbiterrorrate
n:
blocksizeexpressedas#ofsymbols
t:
#ofcorrectablesymbols
Papp:
finalapplicationbiterrorrate
Pfail(n,i):
probabilityofierrorsinnsymbols
TheprobabilityofanuncorrectableerrorafterECCisappliedisequaltothesumoftheprobabilitiesofatleastt+1errors.i.e.
Thissumcanbeapproximatedbythelargestterm,whichistheprobabilityofreceivingexactlyt+1errors(sincealltheothertermsareatleastPrawlessinprobability).Thus,thefinalapplicationbiterrorratecanbeapproximatedby:
where
representsthenumberofpossiblepermutationsoft+1symbolsinnsymbols.Thelasttermisverynearlyequalto'1',thusthefinalequationisapproximatelyequaltotheproductofthepermutationoft+1innmultipliedbytherawBERtothepowert+1.
Ifweplotthisequationusingvariousvaluesoft,weendupwithagraphsimilartothefollowing:
NotethatwhilethegraphaboveisforBCHcodes,thedifferencebetweenReedSolomoncodesandBCHcodesinthisapplicationissmall,asReedSolomoncodesaremathematicallyaspecialsubsetofBCHcodes.ThisisevidentinthefollowingdatapresentedbyMicronCorporation:
Designed
Error
Correction
Level
TypicalApplication
BitErrorRates
Read-
Solomon
Binary
BCH
t=1
2.34e-15
2.34e-15
t=2
7.69e-15
7.73e-15
t=4
3.41e-15
3.47e-15
t=6
3.59e-15
3.72e-15
t=8
3.09e-15
3.28e-15
Itcanbenotedthatfromthetheoreticalcalculationthatwehavepresentedandassumingthe3basicsofterrormechanismsinsection2arethemainsourceoferrors,thattheReedSolomonECCcodeinuseinCactusSDCardproductsismorethansufficienttobringtheapplicationBERtolevelscomparabletothoseinharddiskdrives.TheMicrondatashowsthatinactualNANDflashdevices,thereareprobablyothersourcesofdefectsotherthanthe3thatwedescribedinsection2,whichpresentsalimittotheachievableimprovementinBERs.Nonetheless,evenwithactualmeasureddataaspresentedbyMicron,thet=4ReedSolomoncodeisstillabletoachieveafinalBERbetterthan1E15.MostpaperspresentedinthetechnicalmediahasshownthatforSLCNANDflash,at=1ort=2ECCismorethansufficienttoprovideafinalBERcomparabletoharddiskdrives.
4.concludion
Wecantherefore,safelyconcludethatCactusTechnologiesSDCardscanachieveanapplicationBERof1E15orbetter.
CactusSD卡产品的比特误码速率分析
1、介绍
单元测试原理技术的产品只建立在使用高质量的SLC(单层单元)NAND(非易失)技术的设备上。
但是,它与磁盘媒体相类似。
NAND技术是不完善的,而且软件错误会不可避免地发生在用法中。
个别发表过的论文已经显示了SLCNAND技术的比特误码速率在1E-9到1E-11的范围内。
而比起MLC(多层式储存单元)技术的误码率,这是相当好且明显更好的,在数值相同时,许多应用要求误码率,或许好过那些有传统硬盘驱动器规定的误码率。
MLC通常有1E-15的误码率。
幸运的是,这个SLCNAND里软件错误机制是容易理解和容易能用一个健全的ECC(错误检查和纠正)技术来补偿。
在这篇论文中,我们将会提供一个关于CactusSD卡产品误码率的简要分析,和展示ECC技术在控制中如何强壮地建立才能提供能够匹配的典型的应用误码率,甚至是超越典型的硬盘驱动器的误码率。
2、问题
比特“干扰”现象固有NAND技术被灰色的体系机构所限制。
比特“干扰”现象的基本成因包括以下三个:
·编程干扰
·阅读干扰
·电荷泄露
当邻近的单元正在被编排,未选中的单元被暴露在高压下时,编程干扰就会发生。
这无意暴光高压的结果是受影响的单元出现些微的编程。
当邻近的单元被读,未选中的单元被暴露在正常操作的电压时,阅读打扰就会发生。
这样的结果是受影响的单元出现些微的编程。
因为在阅读操作中出现过低的电压,阅读干扰的影响将比那些编程干扰弱得多。
电荷泄露发生时因为被储存的电荷在浮栅的闪光单元讲会慢慢地随着时间的推移而漏出,从而导致一个编程单元渐渐成为未列入编程部分。
幸运的是,三种干扰机制的类型以上描述的不是永久的,而且受影响的单元一旦一块被抹去就会“恢复”。
因此,克服软件错误是由这些比特“干扰”造成的,一切被要求的是一个充分强大、被设计成误差特征闪光媒体?
的ECC(错误检查和纠正)技术。
3、误码速率分析
Catus技术SD卡雇用一个ReedSlomon(里德所罗门)密码ECC(错误检查和纠正)技术,是一个能够纠正4个象征错误超过528个字节的ECC技术。
一个简单的数学分析将会显示这个ECC技术在误码率中提供的重要性。
在以下的分析中,变量是:
Praw:
原比特误码率
n:
块大小的符号表示为#
t:
#符号的更正
Papp:
最终的应用误码率
Pfail(n,i):
n个符号中i个错误的概率
在ECC应用后的一个不可纠正的错误可能性等于t+1个错误总和的可能性。
这个总和可以近似为最大项,这是精确接收t+1个错误的可能性(因为其他的所有项的可能性至少小于Praw)。
因此,最终的应用比特错误率可以近似为:
其中
代表t+1个符号在n个符号中的可能排列数。
最后项非常近似等于1,因此最后的方程近似等于t+1在n中的排列数乘以原比特错误率的t+1次。
如果我们用t的各种值来绘制这个方程,就得出类似下面的一副图:
注意,当上述图中是用BCH码时,里德所罗门码和BCH码在此应用上的差异是很小的,因为里德所罗门在数学上是一个特殊的BCH码.下表是由美光公司提供数据明显可以证明这一点:
误差
修正
设计
水平
比特错误率的
典型应用
里德
所罗门码
BCH码
t=1
2.34e-15
2.34e-15
t=2
7.69e-15
7.73e-15
t=4
3.41e-15
3.47e-15
t=6
3.59e-15
3.72e-15
t=8
3.09e-15
3.28e-15
可以说,从理论上计算,我们已经提出和假设第2部分中的3个基本软件错误机制是错误的主要来源,因此里德所罗门ECC码在SD卡产品中的使用比在硬盘驱动器中能带来的比特错率水平更多。
美光公司的数据显示:
实际的NAND闪存器件有可能有其他的缺钱来源而不是我们在第2部分描述的那3种可能来源,他代表了一个比特错误率中可获得的改进的限制。
但是,即时有了美光科技公司提供的实际测量数据,T=4里德所罗门码仍然能够比1E-15取得更好的最后误码率。
大多数在技术刊物上发表的论文都显示:
对于SCLNAND闪存,t=1或者t=2的错误检查和纠正比硬盘驱动器等能够充分的提高最终的比特错误率。
4.总结
因此,我们可以安全的得出注意一个结论:
仙人掌科技的SD卡可以更好的实现应用1E-15的比特误码率。
目录
1总论1
1.1项目概况1
1.2建设单位概况3
1.3项目提出的理由与过程3
1.4可行性研究报告编制依据4
1.5可行性研究报告编制原则4
1.6可行性研究范围5
1.7结论与建议6
2项目建设背景和必要性9
2.1项目区基本状况9
2.2项目背景11
2.3项目建设的必要性11
3市场分析14
3.1物流园区的发展概况14
3.2市场供求现状16
3.3目标市场定位17
3.4市场竞争力分析 17
4项目选址和建设条件19
4.1选址原则19
4.2项目选址19
4.3场址所在位置现状19
4.4建设条件20
5主要功能和建设规模22
5.1主要功能22
5.2建设规模及内容26
6工程建设方案27
6.1设计依据27
6.2物流空间布局的要求27
6.3空间布局原则28
6.4总体布局29
6.5工程建设方案30
6.6给水工程33
6.7排水工程35
6.8电力工程38
6.9供热工程46
6.10电讯工程47
7工艺技术和设备方案51
7.1物流技术方案51
7.2制冷工艺技术方案67
8节能方案分析73
8.1节能依据73
8.2能耗指标分析73
8.3主要耗能指标计算74
8.4节能措施和节能效果分析76
9 环境影响评价83
9.1设计依据83
9.2环境影响评价应坚持的原则83
9.3 项目位置环境现状84
9.4 项目建设与运营对环境的影响84
9.5 项目建设期环境保护措施84
9.6项目运行期环境保护措施86
10安全与消防87
10.1 安全措施87
10.2 消防88
11组织机构和人力资源配置92
11.1施工组织机构92
11.2基建项目部的主要职责92
11.3运营管理93
11.4人员来源、要求及培训94
12工程进度安排96
12.1建设工期96
12.2工程实施进度安排96
13投资估算与资金筹措98
13.1投资估算98
投资估算包括建设项目的全部工程,主要内容有:
主体建筑工程、道路硬化工程、绿化工程、其他费用及基本预备费。
98
13.2资金筹措99
14财务评价102
14.1评价依据及方法102
14.2基础数据与参数选取102
14.3营业收入及总成本费用估算103
14.4利润总额估算105
14.5盈亏平衡分析105
14.6财务评价106
15综合效益评价107
16招投标管理108
16.1编制依据108
16.2招标原则108
16.3招标方案109
16.4评标要点110
17结论及建议111
17.1结论111
17.2建议112
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- bit error rate analysis of cactus technologies sd card productscactus sd卡产品的比特误码速率分析外 产品 比特 速率 分析
链接地址:https://www.bdocx.com/doc/25574284.html