毕业设计论文基于单片机的数字频率计设计.docx
- 文档编号:25711544
- 上传时间:2023-06-11
- 格式:DOCX
- 页数:47
- 大小:366.45KB
毕业设计论文基于单片机的数字频率计设计.docx
《毕业设计论文基于单片机的数字频率计设计.docx》由会员分享,可在线阅读,更多相关《毕业设计论文基于单片机的数字频率计设计.docx(47页珍藏版)》请在冰豆网上搜索。
毕业设计论文基于单片机的数字频率计设计
基于单片机的数字频率计设计
摘要:
本文介绍了一款能够实现对信号源进行准确测量的基于AT89C52单片机的数字频率计。
系统主要由单片机控制模块,放大整流模块,控制模块,显示模块组成。
信号经放大电路放大,由整流电路将信号送入单片机系统,单片机系统通过定时器、计数器对正弦波,方波三角波信号进行脉冲计数,将得到的频率数据在液晶显示屏上进行显示。
最终能实现对输入幅度在50mV-5V之间频率在0HZ~10MHZ之间的方波、正弦波、三角波信号进行频率计数,信号源由信号发生器产生,输出采用液晶显示,并且实现了自动换挡的功能。
关键词:
单片机;频率计;测量
TheDesignofDigitalFrequencyMeter
BasedonSingle-ChipComputer
Abstract:
ThisarticledescribesafrequencycounterbasedonAT89C52single-chipcomputer,whichcanmeasuresignalsourcesaccurately.Thesystemmainlyconsistsofthemicrocontrollermodule,amplifiedrectifiermodule,controlmoduleanddisplaymodule.Signalsareamplifiedbytheamplifierandsentbytherectifiercircuittothemicrocontrollersystemwhichcountsthepulseofsinewave,squarewaveandtrianglewavesignalsthroughthetimerandcounter.AndthenfrequencydatawillbedisplayedontheLCDscreen.Ultimatelyfrequencycountingofsquarewave,sinewave,andtrianglewavesignalswhoseinputisbetween50mvand5vandwhosefrequencyrangesfrom0HZto10MHZisachieved.Signalsourcescomefromthesignalgenerator.SignaloutputisLCDdisplayed.Ultimately,automaticshiftfunctionisrealized.
Keywords:
SCM;frequencycounter;measurement
前言
数字频率计(DFM)是电子测量与仪表技术最基础的电子仪表类别之一,数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器,而且它是数字电压表(DVM)必不可少的部件。
当今数字频率计不仅是作为电压表、计算机、天线电广播通讯设备、工艺过程自动化装置。
多种仪表仪器与家庭电器等许多电子产品中的数据信息输出显示器反映到人们眼帘。
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。
随着人们文化生活水平的提高,加上现在中国国力的上升,人民在不断的追求高质量生活的同时大都在密切的关注着我们的民族产业的发展前景。
而频率计的发展虽是一个极小部分但也可以反映出我国民族产业发展的现状。
我国在很多的方面都已不在是过去那个很贫穷落后的国家,但是关系着我们国计民生的民族产业的发展却是不尽人意,不能不成为今天令人注目的焦点。
本论文主要讲述了数字频率计的小集成制作。
用小集成块来实现所要测信号的频率的要求。
正是因为数字频率计的应用是如此的广泛,才使得它的作用是如此的重要,所以更应该去关注和研究。
我国的频率计其实不是落后发达国家太多的,我国在这个领域的发展是极其迅速的,现在的技术实际已是多年来见证。
我国现阶段电子产品的市场特点,电子数字化发展很快。
在我国和发达国家的发展情况是趋于一致的,数字频率计已经应用于高科技等产品上面,可以不无夸张的说没有不包含有频率计的电子产品。
我国的CD、VCD、DVD和数字音响广播等新技术已开始大量进入市场;而在今天这些行业中都必须用到频率计。
到今天频率计已开始并正在向智能、精细方向的发展。
本次设计的频率计是基于单片机的自适应的频率计,本章开头主要讲述本毕业设计的概要,从而得出系统的大体框图。
接下来则设计系统的软件件及其硬件。
在软件设计中,首先设计出总体的软件流程图,继而进行更细一步的设计。
在硬件的设计中,将硬件分成几大模块,分别详细的叙述各模块的功能。
最后进行系统的总体运行及调试,并作出相应的修改。
第一章系统总体设计
本次设计的数字频率计是一种用液晶显示被测信号频率的测量仪器.它的基本功能是测量正弦信号、方波信号、三角波信号。
本文讲述了数字频率计的工作原理以及其各个组成部分,记述了整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、以及对它们的调试、对调试结果的分析,最终得到实验结果。
1.1设计方案确定
在研究大量资料的基础上发现目前常用的数字频率计通常采用以下三种方案进行设计制作,具体如下:
1.方案一:
电路整体框架如图1-1所示。
被测信号经过放大电路,整形电路从而将其转换成同频率的脉动信号,送入计数器进行计数,闸门的一个输入信号是秒脉冲发出的标准脉冲信号,秒脉冲信号源含有个高稳定的石英振荡器和一个多级分频器共同决定,其时间是相当精确的,计数器显示电路采用液晶显示【1】。
图1-1方案一设计框图
2.方案二:
本方案采用单片机程序处理输入信号并且将结果直接送往液晶显示,为了提高系统的稳定性,输入信号前进行放大整形,在通过A/D转换器输入单片机系统,采用这种方法可大大提高测试频率的精度和灵活性,并且能极大的减少外部干扰,采用VDHL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现,整个系统非常精简,而且具有灵活的现场可更改性。
但采用这种方案相对设计复杂度将会大大提高并且采用单片机系统成本也会提高【2】。
图1-2方案二设计框架图
3.方案三:
采用频率计专用模块,即大规模集成电路将计数器、锁存器、译码、位和段驱动,量程及小数点选择等电路集成在一块芯片中,该方案在技术上是可行的,可以简化电路的设计,当对于设计要求中的某些指标,采用专用模块来完成比较困难,即扩展极为不便[3]。
图1-3方案三框架图
以上三种方案比较:
第一种方案具有设计复杂度小、电路简洁、功能实用且成本低廉等特点,其稳定性较好基本能满足设计要求。
方案二采用单片机处理能较高要求,但成本提高且设计复杂。
方案三采用专用频率计设计模块固然设计简单且稳定但系统可扩展性能较差。
综上所述,本课题采用第一种设计方案。
在设计中,所有频段均采用直接测频法对信号频率进行测量,克服了逼近式换挡速度慢的缺点;采用了门控信号和被测信号对计数器的使能端进行双重控制,提高了测量的精确度。
1.2设计原理分析
所谓频率,就是周期性信号的在单位时间(1s)内变化的次数。
若被测波信号的周期为Tx,分频数m1,分频后信号的周期为T,则可知:
Tx=m1T(1-1)
若在分频后的周期T内共有N个由单片机产生的标准信号周期To,则可知:
T=NTo(1-2)
由公式(1-2)以及(1-3),则可以算出被测量信号的周期Tx:
Tx=m1NTo(1-3)
由于单片机系统的标准频率比较稳定,而是系统标准信号频率的误差,通常情况下很小;而系统的量化误差小于1,所以由式T=NTo可知,频率测量的误差主要取决于N值的大小,N值越大,误差越小,测量的精度越高【5】。
1.3设计指标及要求
1.信号频率:
0HZ-10MHZ
2.十进制数显示输出信号频率
3.输入信号电压范围:
大于50mV小于5V
4.信号波形种类:
正弦波,方波,三角波
5.自动换挡,液晶显示
第2章系统硬件设计
课题设计的硬件系统的主要可分为以下几大模块:
单片机控制模块、放大整形模块、分频模块、数据选择模块、显示模块以及电源模块。
各模块关系图2-1如下所示。
图2-1各模块的总体框图
2.1单片机控制模块
2.1.1AT89C52简介
AT89C52是高性能CMOS8位单片机,片内含8KbyTES的可反复擦写的只读程序存储器(PEROM)和256byTES。
的随机存取数据存储器(RAM),器件采用高密度、非易失性存储技术生产,与标准MCS-51指令系统及8052产品引脚兼容,片内置通用8位中央处理器(CPU)和FLASH由存储单元,功能强大AT89C52单片适用于许多较为复杂控制应用场合【7】。
AT89C52提供以下标准功能:
8字节FLASH闪速存储器,256字节内部RAM,32个I/O口线,3个16位定时/计数器,一个6向量两级中断结构,一个全双工串行通信口,片内振荡器及时钟电路。
同时,AT89C52可降至OHZ的静态逻辑操作,并支持两种软件可选的节电上作模式。
空闲方式停止CPU的工作,但允许RAM,定时/计数器.串行通信口及中断系统继续工作。
掉电方式保存RAM中的内容,但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。
功能引脚说明:
1.VCC:
电源电压
2.GND:
地
3.P0:
P0口是一组8位漏极开路型双向1/O口,也即地址/数据总线复用口。
作为输出口用时.每位能吸收电流的方式驱动8个TTL逻辑门电路,对端口P0写“1”时,可作为高阻抗输入端用。
在访问外部数据存储器或程序存储器时,这组口线分时转换地址(低8位)和数据总线复用,在访问期间激活内部上拉电阻。
在FLASH由编程时,P0口接收指令字节,而在程序校验时,输出指令字节,校验时,要求外接上拉电阻。
4.P1口:
PI是一个带内部上拉电阻的8位双向I/O口,Pl的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。
对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。
作输入口使用时,因为内部存在上拉电阻某个引脚被外部信号拉低时会输出一个电流IIL。
与AT89C51不同之处是,Pl.0和P1.1还可分别作为定时/计数器2的外部计数输入(Pl.0/T2)和输入(P1.1/T2EX)。
5.P2口:
P2口是一个带有内部上拉电阻的8位双向I/O口,P2的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑电路。
对端口P2写“l",通过内部的上拉电阻把端口拉到高电平,此时可作输入口,作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(llt)。
在访问外部程序存储器或16位地址的外部数据存储器(例如执行MOvx@DPTR指令)时,P2送出高8位地址数据。
在访问8位地址的外部数据存储器、如执行MOVX@RI指令)时,P2口输出P2锁存器的内容。
FLASH编程或校验时,P2亦接收高位地址和一些控制信号。
6.P3口:
P3口是一组带有内部上拉电阻的8位双向I/O口。
P3口输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。
对P3口写入“1”时,它们被内部上拉电阻拉高并可作为输入端口。
此时,被外部拉低的P3口将用上拉电阻输出电流(IIL)。
P3口除了作为一般的I/0口线外,更重要的用途是它的第二功能,如下所示:
P3.0RXD(串行输入口〕
P3.1TXD(串行输出口〕
P3.2INTO(外中断0〕
P3.3INTO(外中断l)
P3.4TO(定时/计数器0)
P3.5Tl(定时/计数器l)
P3.6WR(外部数据存储器写选通)
P3.7RD(外部数据存储器读选通)
此外,P3口还接收一些用于FLASH闪速存储器编程和程序校验的控制信号。
7.RST:
复位输入。
当振荡器工作时,RST引脚出现两个机器周期以上高电平将使单片机复位。
8.ALE/PROG:
当访问外部程序存储器或数据存储器时,ALE(地址锁存允许)输出脉冲用于锁存地址的低8位字节.一般情况下,ALE仍以时钟振荡频率的1/6输出固定的脉冲信号,因此它可对外输出时钟或用于定时目的。
要注意的是:
每当访问外部数据存储器时将跳过一个ALE脉冲。
如有必要,可通过对特殊功能寄存器(SFR)区中的8EH单元的D0位置位.可禁止ALE操作。
该位置位后,只有一条MOVX和MOVC指令才能将ALE激活,此外,该引脚会被微弱拉高,单片机执行外部程序时,应设置ALE禁止位无效。
9.PSEN:
程序储存允许PSEN输出是外部程序存储器的读选通信号,当AT89C52由外部程序存储器取指令(或数据)时,每个机器周期两次PSEN有效,即输出两个脉冲。
在此期间,当访问外部数据存储器,将跳过两次PSEN信号。
EA/VPP:
外部访问允许。
欲使CPU仅访问外部程序存储器(地址为0000H-FFFFH),EA端必须保持低电平(接地).需注怠的是:
如果加密位LBI被编程,复位时内部会锁存EA端状态。
如EA端为高电平(接Vcc端),CPU则执行内部程序存储器中的指令。
10.XTAL1:
振荡器反相放大器的及内部时钟发生器的输入端.
11.XTAL1:
振荡器反相放大器的输出端。
特殊功能寄存器:
在AT89C52片内存储器中,80H-FFH共128个单元为特殊功能寄存器(SFE),SFR的地址空间映象如表2所示。
并非所有的地址都被定义,从80H-FFH共128个字节只有一部分被定义,还有相当一部分没有定义。
对没有定义的单元读写将是无效的,读出的数位将不确定,而写入的数据也将丢失。
不应将数据"1"写入未定义的单元,由于这些单元在将来的产品中可能赋予新的功能,在这种情况下,复位后这些单元数值总是“0”【8】。
2.1.2AT89C52最小系统组成设计
1.时钟电路:
时钟是单片机的心脏,单片机各功能部件的运行都是以时钟频率为基准,有条不紊地一拍一拍地工作。
因此,时钟频率直接影响单片机的速度,时钟电路的质量也直接影响单片机系统稳定性。
电路中的电容典型值通常选择20pF左右,该电容大小会影响振荡器频率的高低、振荡器的稳定性、起振的快速性和温度的稳定性。
晶振的振荡器频率的范围通常在1.2~12MHz之间,晶体的频率越高,则系统得时钟频率也就变高,单片机的运行速度也就越快。
但反过来运行速度快,对存储器的速度要求就高。
对印刷电路板的工艺要求也高,即要求浅间的寄生电容要小;晶体和电容应尽可能安装得与单片机芯片靠近,以减少寄生生活,更好的保证振荡器稳定,可靠地工作。
本设计采用12MHz晶振,并联两个20pF瓷片电容C2及C3构成时钟电路,如图2-2所示:
图2-2单片机晶振电路
2.复位电路:
复位电路设计中除了单片机自身需要复位外,此外,由于所用的是液晶显示屏所测量的频率范围较大,所以为确保系统电路稳定,避免跳出不稳定的数字,还需要对复位电路进行加一个按键的改进。
图2-3单片机复位电路
工作原理如图2-3所示:
电容值为10uf,电阻值为1K,复位时间为1ms。
当VCC上电时,C充点,在10K电阻上出现电压,使得单片机复位;几个毫秒后,C充满,10K电阻上电流降为0,电压也为0,使得单片机进入工作状态。
工作期间,按下S,C放电【13】。
S松手,C又充点,在10K电阻上出现电压,使得单片机复位。
几个毫秒后,单片机进入工作状态。
如图2-3为复位电路图,其中RST与单片机的第9引脚相连接,即单片机的RST相连。
其中VCC与+5V电源连接。
2.2放大整形模块设计
放大整形模块用来对待测信号的前端处理,以便作为分频模块以及数据选择模块的的输入信号。
它将输入的三角波、方波或者正弦波等信号整形成同频率等幅方波。
由于输入的信号幅度是不确定、可能很大也有可能很小,这样对于输入信号的测量就不方便了,过大可能会把器件烧毁,过小可能器件检测不到,所以在设计中采用集成运放OP07和电压比较器LM393组成调理电路对输入的波形进行阻抗变换、放大限幅和整形【9】。
图2-4为LM393以及OP07的引脚图。
图2-4OP07引脚图
放大整形电路的具体硬件设计如下:
1.信号放大部分:
在图2-5中,输入被测量的50mV左右的交流信号由限流R2电阻进入OP07芯片的“-”端进行信号反相放大,在信号的输入端加了一个100K的电位器RV1,这个电位器主要用来根据不同信号的幅度大小来调整对输入信号的放大倍数,OP07放大后的信号直接送入LM393的“+”端进行波形的整形。
此外,本次设计中集成运放OP07采用了+15V到-15V的输出信号大的动态范围,能够对输入信号进行足够的放大。
2.信号整形部分:
在图2-5中,LM393对OP07送过来的放大信号要与LM393“-”端的参考电压进行比较,本次设计对LM393“-”端的参考电压采用的是OV,也就是直接接地端。
如果LM393“+”端的输入信号大于参考电压时,则LM393输出高电平+5V;如果LM393“+”端的输入信号小于参考电压时,则LM393输出低电平0V。
这样就完成了信号的整形,输出为高电平+5V,低电压0V的方波信号。
这个信号就可以直接送到分频及数据选择电路。
此外,由于LM393是开漏输出,所以还要加一3K的上拉电阻R4。
图2-5放大整形电路图
2.3分频模块设计
由于本次设计的测量频率范围为0-10MHZ,量程范围较大,单片机不能直接测量,需要先将频率范围分段,对于不同的频率段需要采用不同的分频。
本设计采用两个74HC393计数器,连接成一个分频电路。
74HC393由两个2分频,2个4分频,2个8分频,2个16分频组成,若选用2分频的话外围电路需要的器件较多,若选用16分频则误差相对较大。
为了减小误差及减小复杂度,本设计采用8分频,选用两个393最多用到4个8分频端。
用软件控制RESET,并且时钟下降沿有效。
当时钟信号为低电平时,计数器加1。
实现频率的测量。
图2-6为具体设计出的分频电路图,本次设计分频电路根据测量频率范围要求,用到了4个74HC393分频器U2:
A、U2:
B、U3:
A、U3:
B组成。
经过OP07和LM393放大整形后的方波直接进入第一次分频用到的U2:
A分频器,4个393分频器均利用Q3输出8分频。
依次如图2-6进行级联,从而形成4个8分频器。
分频器U2:
A、U2:
B、U3:
A、U3:
B的输出还需要连接到CD4051构成的数据选择模块,由CD4051来决定最终4个74HC393分频器U2:
A、U2:
B、U3:
A、U3:
B其中一路的输出信号最终送到单片机的P3.2口(INT1),四个393的复位端MR分别接单片机的P1.7、P1.6、P1.5、P1.4口来控制393的复位。
图2-6数据选择及分频电路
2.4自动换挡模块设计
为了使测量简单化,本设计中还加入了自动换挡的功能。
用模拟开关CD4051完成对不同频率段被测波信号的自动换挡,选择不同的分频次数,CD4051引脚图如图2-7所示。
图2-7CD4051引脚图
CD4051是单8通道数字控制模拟电子开关,有三个二进控制输入端A、B、C和INH输入,具有低导通阻抗和很低的截止漏电流。
幅值为4.5~20V的数字信号可控制峰值至20V的模拟信号。
这些开关电路在整个VDD-VSS和VDD-VEE电源范围内具有极低的静态功耗,与控制信号的逻辑状态无关。
当INH输入端=“1”时,所有的通道截止。
三位二进制信号选通8通道中的一通道,可连接该输入端至输出。
表2-1为CD4051引脚功能说明。
表2-1CD4051引脚功能说明
CD4051引脚功能说明
引脚号
符号
功能
1245
IN
输入端
12131415
OUT
输出端
91011
ABC
地址端
3
OUT/IN
公共输入/输出端
6
INH
禁止端
7
VEE
模拟信号接地端
8
Vss
数字信号接地端
16
VDD
电源+
数据选择电路的硬件设计思路主要是:
对信号分频,测量一个或几个被测量信号周期中已知标准频率信号的周期个数,进而测量出该信号频率的大小。
在图2-6中的CD4051连线图部分,模拟开关CD4051的选择控制信号由单片机的P1.1、P1.2、P1.3口连接A、B、C三个端口,用来控制决定选通输出OUT采用X0、X1、X2、X3中的一路信号。
因为本课题中,在不同频率段时,ABC设定值会产生变化,相应的选通输出通道也将产生相应的变化。
最终根据ABC值,由模拟开关CD4051决定4个74HC393分频器U2:
A、U2:
B、U3:
A、U3:
B其中一路的输出信号最终送到单片机的P3.2口(INT1)。
2.5显示模块设计
显示器是最常用的输出设备,其种类繁多,但在单片机系统设计中最常用的是发光二极管显示器(LED)和液晶显示器(LCD)两种。
由于这两种显示器结构简单,价格便宜,接口容易实现,因而得到广泛的应用,本次方案采用了1602液晶显示器。
2.5.11602的功能简介
1.40通道点阵LCD驱动;
2.可选择当作行驱动或列驱动;
3.输入/输出信号:
输出,能产生20×2个LCD驱动波形;输入,接受控制器送出的串行数据和控制信号,偏压(V1-V6);
4.通过单片机控制将所测的频率信号读数显示出来【11】。
具体引脚功能见表2-2:
2-21602引脚和指令功能
引脚
符号
名称
功能
1
Vss
接地
0V
2
VDD
电路电源
5V(正负10%)
3
VEE
液晶驱动电压
V0为液晶显示器对比度调整端,接正电源时对比度最弱,接地电源时对比度最高。
4
RS
寄存器选择信号
高电平时选择数据寄存器、低电平时选择指令寄存器。
5
R/W
读/写信号
高电平时进行读操作,低电平时进行写操作。
当RS和RW共同为低电平时可以写入指令或者显示地址,当RS为低电平RW为高电平时可以读忙信号,当RS为高电平RW为低电平时可以写入数据。
6
E
片选信号
当E端由高电平跳变成低电平时,液晶模块执行命令。
7-14
DB0-DB7
数据线
D0~D7为8位双向数据线。
2.5.21602与AT89C52的连接
图2-8显示电路
图2-8中为单片机与1602的连接图。
其中,D0-D7为1602数据口,分别接单片机的P0.0-P0.7口;单片机的P2.0口接1602的复位脚RS;单片机的P2.3口接1602的读/写控制脚RW;单片机的P2.1口接1602的使能端E;通过一个10K的电位器调整VEE电压改变液晶对比度,对比度调节不当时会产生“鬼影”。
通过这种连接方式,就可以实现单片机对1602控制显示测得频率数值。
2.6电源模块设计
此次设计的电源需求,共需要用到+5V,+15V,-15V三种电压,其中+15V,-15V直接由外部电源直接产生提供,而+5V电源自行设计,主要提供给AT89C52单片机使用,直接设计在电路当中,原理见图2-9:
图2-8+5V电源电路
在图2-9中,首先电源电压220V经过变压器变压产生一个18V左右的交流电压,再经过桥式整流电路和2200uF滤波电容C4的滤波产生一个20V左右的直流电压,再经7805三端稳压块产生一个+5V的电压,再次经过1000uF滤波电容C5再次滤波,+5V电
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 论文 基于 单片机 数字频率计 设计