计算机组成原理1.docx
- 文档编号:25888496
- 上传时间:2023-06-16
- 格式:DOCX
- 页数:42
- 大小:49.25KB
计算机组成原理1.docx
《计算机组成原理1.docx》由会员分享,可在线阅读,更多相关《计算机组成原理1.docx(42页珍藏版)》请在冰豆网上搜索。
计算机组成原理1
本科生期末试卷一
一.选择题(每小题1分,共10分)
1.计算机系统中的存贮器系统是指______。
ARAM存贮器BROM存贮器C主存贮器Dcache、主存贮器和外存贮器
2.某机字长32位,其中1位符号位,31位表示尾数。
若用定点小数表示,则最大正小数为______。
A+(1–2-32)B+(1–2-31)C2-32D2-31
3.算术/逻辑运算单元74181ALU可完成______。
A16种算术运算功能B16种逻辑运算功能
C16种算术运算功能和16种逻辑运算功能D4位乘法运算和除法运算功能
4.存储单元是指______。
A存放一个二进制信息位的存贮元B存放一个机器字的所有存贮元集合
C存放一个字节的所有存贮元集合D存放两个字节的所有存贮元集合;
5.相联存贮器是按______进行寻址的存贮器。
A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式
6.变址寻址方式中,操作数的有效地址等于______。
A基值寄存器内容加上形式地址(位移量)B堆栈指示器内容加上形式地址(位移量)
C变址寄存器内容加上形式地址(位移量)D程序记数器内容加上形式地址(位移量)
7.以下叙述中正确描述的句子是:
______。
A同一个CPU周期中,可以并行执行的微操作叫相容性微操作
B同一个CPU周期中,不可以并行执行的微操作叫相容性微操作
C同一个CPU周期中,可以并行执行的微操作叫相斥性微操作
D同一个CPU周期中,不可以并行执行的微操作叫相斥性微操作
8.计算机使用总线结构的主要优点是便于实现积木化,同时______。
A减少了信息传输量B提高了信息传输的速度
C减少了信息传输线的条数D加重了CPU的工作量
9.带有处理器的设备一般称为______设备。
A智能化B交互式C远程通信D过程控制
10.某中断系统中,每抽取一个输入数据就要中断CPU一次,中断处理程序接收取样的数
据,并将其保存到主存缓冲区内。
该中断处理需要X秒。
另一方面,缓冲区内每存储N
个数据,主程序就将其取出进行处理,这种处理需要Y秒,因此该系统可以跟踪到每
秒______次中断请求。
A.N/(NX+Y)B.N/(X+Y)NC.min[1/X,1/Y]D.max[1/X,1/Y]
二.填空题(每小题3分,共15分)
1.存储A._程序_____并按B._地址_____顺序执行,这是C.冯。
偌伊曼______型计算机的工作原理。
2.移码表示法主要用于表示A.____浮点数__数的阶码E,以利于比较两个B.__指数____的大小和
C.___对阶___操作。
3.闪速存储器能提供高性能、低功耗、高可靠性及A.瞬时启动______能力,为现有的B._存储器_____体
系结构带来巨大变化,因此作为C.固态盘______用于便携式电脑中。
4.微程序设计技术是利用A.软件_____方法设计B._操作控制_____的一门技术。
具有规整性、可维护
性、C.灵活性______等一系列优点。
5.衡量总线性能的重要指标是A.______,它定义为总线本身所能达到的最高B.______。
PCI
总线的带宽可达C.______。
3.(10分)设机器字长32位,定点表示,尾数31位,数符1位,问:
(1)定点原码整数表示时,最大正数是多少?
最小负数是多少?
(2)定点原码小数表示时,最大正数是多少?
最小负数是多少?
四、(9分)设存储器容量为32字,字长64位,模块数m=4,分别用顺序方式和交叉式进行组织。
存储周期T=200ns,数据总线宽度为64位,总线周期τ=50ns.问顺序存储器和交叉存储器的带宽各是多少?
五、(9分)指令格式如下所示,OP为操作码字段,试分析指令格式特点。
312622181716150
OP
源寄存器
变址寄存器
偏移量
本科生期末试卷一答案
一.选择题
1.D2.B3.C4.B5.C6.C7.A、D8.C9.A10.A
二.填空题
1.A.程序B.地址C.冯·诺依曼2、A.浮点B.指数C.对阶3、A.瞬时启动B.存储器C.固态盘4、A.软件B.操作控制C.灵活性5、A.总线带宽B.传输速率C.264MB/S
三.解:
(1)定点原码整数表示:
01111111111111111111111111111111
最大正数:
数值=(231–1)10
11111111111111111111111111111111
最小负数:
数值=-(231–1)10
(2)定点原码小数表示:
最大正数值=(1–2-31)10最小负数值=-(1–2-31)10
四.解:
信息总量:
q=64位×4=256位
顺序存储器和交叉存储器读出4个字的时间分别是:
t2=mT=4×200ns=8×10–7(s)
t1=T+(m–1)τ=200+3×50=3.5×10–7(s)
顺序存储器带宽是:
W1=q/t2=32×107(位/S)
交叉存储器带宽是:
W2=q/t1=73×107(位/S)
五.解:
(1)操作码字段为6位,可指定26=64种操作,即64条指令。
(2)单字长(32)二地址指令。
(3)一个操作数在源寄存器(共16个),另一个操作数在存储器中(由变址寄
存器内容+偏移量决定),所以是RS型指令。
(4)这种指令结构用于访问存储器。
本科生期末试卷二
一.选择题(每小题1分,共10分)
1六七十年代,在美国的______州,出现了一个地名叫硅谷。
该地主要工业是______它也是______的发源地。
A马萨诸塞,硅矿产地,通用计算机B加利福尼亚,微电子工业,通用计算机C加利福尼亚,硅生产基地,小型计算机和微处理机D加利福尼亚,微电子工业,微处理机
2若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数
3定点16位字长的字,采用2的补码形式表示时,一个字所能表示的整数范围是______。
A-215~+(215-1)B-(215–1)~+(215–1)
C-(215+1)~+215D-215~+215
4某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目为______。
A64,16B16,64C64,8D16,16。
5交叉存贮器实质上是一种______存贮器,它能_____执行______独立的读写操作。
A模块式,并行,多个B模块式串行,多个
C整体式,并行,一个D整体式,串行,多个
6用某个寄存器中操作数的寻址方式称为______寻址。
A直接B间接C寄存器直接D寄存器间接
7流水CPU是由一系列叫做“段”的处理线路所组成,和具有m个并行部件的CPU相比,一个m段流水CPU______。
A具备同等水平的吞吐能力B不具备同等水平的吞吐能力
C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力
8描述PCI总线中基本概念不正确的句子是______。
AHOST总线不仅连接主存,还可以连接多个CPU
BPCI总线体系中有三种桥,它们都是PCI设备
C以桥连接实现的PCI总线结构不允许许多条总线并行工作
D桥的作用可使所有的存取都按CPU的需要出现在总线上
9计算机的外围设备是指______。
A输入/输出设备B外存储器
C远程通信设备D除了CPU和内存以外的其它设备
10中断向量地址是:
______。
A子程序入口地址B中断服务例行程序入口地址
C中断服务例行程序入口地址的指示器D中断返回地址
二.填空题(每题3分,共15分)
1为了运算器的A._____,采用了B._____进位,C._____乘除法和流水线等并行措施。
2相联存储器不按地址而是按A.______访问的存储器,在cache中用来存放B.______,在虚拟存储器中用来存放C.______。
3硬布线控制器的设计方法是:
先画出A.______流程图,再利用B.______写出综合逻辑表达式,然后用C.______等器件实现。
4磁表面存储器主要技术指标有A.______,B.______,C.______,和数据传输率。
5DMA控制器按其A.______结构,分为B.______型和C.______型两种。
三.(9分)求证:
[X]补+[Y]补=[X+Y]补(mod2)
四.(9分)某计算机字长32位,有16个通用寄存器,主存容量为1M字,采用单字长二地址指令,共有64条指令,试采用四种寻址方式(寄存器、直接、变址、相对)设计指令格式。
本科生期末试卷二答案
一.选择题
1.D2.C3.A4.D5.A
6.C7.A8.C9.D10.C
二.填空题
1.A.高速性B.先行C.阵列。
2.A.内容B.行地址表C.页表和段表。
3.A.指令周期B.布尔代数C.门电路、触发器或可编程逻辑。
4.A.存储密度B.存储容量C.平均存取时间。
5.A.组成结构B.选择C.多路。
三.解:
(1)x>0,y>0,则x+y>0
[X]补+[Y]补=x+y=[X+Y]补(mod2)
(2)x>0,y<0,则x+y>0或x+y<0
因为[X]补=x,[Y]补=2+y
所以[X]补+[Y]补=x+2+y=2+(x+y)
当x+y>0时,2+(x+y)>2,进位2必丢失,又因(x+y)>0,所以
[X]补+[Y]补=x+y=[X+Y]补(mod2)
当x+y<0时,2+(x+y)<2,又因(x+y)<0,所以
[X]补+[Y]补=x+y=[X+Y]补(mod2)
(3)x<0,y>0,则x+y>0或x+y<0
这种情况和第2种情况一样,把x和y的位置对调即得证。
(4)x<0,y<0,则x+y<0
因为[X]补=2+x,[Y]补=2+y
所以[X]补+[Y]补=2+x+2+y=2+(2+x+y)
上式第二部分一定是小于2大于1的数,进位2必丢失,又因(x+y)<0
所以[X]补+[Y]补=2+(x+y)=[X+Y]补(mod2)
四.解:
64条指令需占用操作码字段(OP)6位,源寄存器和目标寄存器各4位,寻址模式(X)2位,形式地址(D)16位,其指令格式如下:
3126252221181716150
OP
目标
源
X
D
寻址模式定义如下:
X=00寄存器寻址操作数由源寄存器号和目标寄存器号指定
X=01直接寻址有效地址E=(D)
X=10变址寻址有效地址E=(Rx)+D
X=11相对寻址有效地址E=(PC)+D
其中Rx为变址寄存器(10位),PC为程序计数器(20位),位移量D可正可负。
该指令格式可以实现RR型,RS型寻址功能。
本科生期末试卷三
一.选择题(每小题1分,共10分)
1.冯·诺依曼机工作的基本方式的特点是______。
A多指令流单数据流
B按地址访问并顺序执行指令
C堆栈操作
D存贮器按内容选择地址
2.在机器数______中,零的表示形式是唯一的。
A原码B补码C移码D反码
3.在定点二进制运算器中,减法运算一般通过______来实现。
A原码运算的二进制减法器
B补码运算的二进制减法器
C原码运算的十进制加法器
D补码运算的二进制加法器
4.某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是______。
A4MBB2MBC2MD1M
5.主存贮器和CPU之间增加cache的目的是______。
A解决CPU和主存之间的速度匹配问题
B扩大主存贮器容量
C扩大CPU中通用寄存器的数量
D既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
6.单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个常需采用______。
A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式
7.同步控制是______。
A只适用于CPU控制的方式
B只适用于外围设备控制的方式
C由统一时序信号控制的方式
D所有指令执行时间都相同的方式
8.描述PCI总线中基本概念不正确的句子是______。
A.PCI总线是一个与处理器无关的高速外围总线
B.PCI总线的基本传输机制是猝发式传送
C.PCI设备一定是主设备
D.系统中只允许有一条PCI总线
9.CRT的分辨率为1024×1024像素,像素的颜色数为256,则刷新存储器的容量为______。
A512KBB1MBC256KBD2MB
10.为了便于实现多级中断,保存现场信息最有效的办法是采用______。
A通用寄存器B堆栈C存储器D外存
二.填空题(每小题3分,共15分)
1.数的真值变成机器码可采用A.______表示法,B.______表示法,C.______表示法,移
码表示法。
2.形成指令地址的方式,称为A.______方式,有B.______寻址和C.______寻址。
3.CPU从A.______取出一条指令并执行这条指令的时间和称为B.______。
由于各种指
令的操作功能不同,各种指令的指令周期是C.______。
4.微型机的标准总线从16位的A.______总线,发展到32位的B.______总线和C.
______总线,又进一步发展到64位的PCI总线。
5.VESA标准是一个可扩展的标准,它除兼容传统的A.______等显示方式外,还支持B.
______像素光栅,每像素点C.______颜色深度。
3.(9分)已知x=-0.01111,y=+0.11001,
求[x]补,[-x]补,[y]补,[-y]补,x+y=?
,x–y=?
4、(9分)假设机器字长16位,主存容量为128K字节,指令字长度为16位或32位,共有128条指令,设计计算机指令格式,要求有直接、立即数、相对、基值、间接、变址六种寻址方式。
本科生期末试卷三答案
一.选择题
1B2B,C3D4C5A6C7C8C,D9B10B
二.填空题
1.A.原码B.补码C.反码2.A.指令寻址B.顺序C.跳跃3.A.存储器B.指令周期C.不相同的4.A.ISAB.EISAC.VISA5.A.VGAB.1280×1024C.24位
三.解:
[x]原=1.01111[x]补=1.10001所以:
[-x]补=0.01111
[y]原=0.11001[y]补=0.11001所以:
[-y]补=1.00111
[x]补11.10001[x]补11.10001
+[y]补00.11001+[-y]补11.00111
[x+y]补00.01010[x-y]补10.11000
所以:
x+y=+0.01010因为符号位相异,结果发生溢出
四.解:
由已知条件,机器字长16位,主存容量128KB/16=64K字,因此MAR=16位,共128条指令,故OP字段占7位。
采用单字长和双字长两种指令格式,其中单字长指令用于算术逻辑和I/O类指令,双字长用于访问主存的指令。
OPR1R2
159543210
159865320
OPXR2
D
寻址方式由寻址模式X定义如下:
X=000直接寻址E=D(64K)
X=001立即数D=操作数
X=010相对寻址E=PC+DPC=16位
X=011基值寻址E=Rb+D,Rb=16位
X=100间接寻址E=(D)
X=101变址寻址E=RX+D,RX=10位
本科生期末试卷五
一.选择题(每题1分,共10分)
1.对计算机的产生有重要影响的是:
______。
A牛顿、维纳、图灵
B莱布尼兹、布尔、图灵
C巴贝奇、维纳、麦克斯韦
D莱布尼兹、布尔、克雷
2.假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校校验的字符码是______。
A11001011B11010110C11000001D11001001
3.按其数据流的传递过程和控制节拍来看,阵列乘法器可认为是______。
A全串行运算的乘法器
B全并行运算的乘法器
C串—并行运算的乘法器
D并—串型运算的乘法器
4.某计算机字长32位,其存储容量为16MB,若按双字编址,它的寻址范围是______。
A16MBB2MC8MBD16M
5.双端口存储器在______情况下会发生读/写冲突。
A左端口与右端口的地址码不同
B左端口与右端口的地址码相同
C左端口与右端口的数据码相同
D左端口与右端口的数据码不同
6.程序控制类指令的功能是______。
A进行算术运算和逻辑运算
B进行主存与CPU之间的数据传送
C进行CPU和I/O设备之间的数据传送
D改变程序执行顺序
7.由于CPU内部的操作速度较快,而CPU访问一次主存所花的时间较长,因此机器周期
通常用______来规定。
A主存中读取一个指令字的最短时间
B主存中读取一个数据字的最长时间
C主存中写入一个数据字的平均时间
D主存中读取一个数据字的平均时间
8.系统总线中控制线的功能是______。
A提供主存、I/O接口设备的控制信号响应信号
B提供数据信息
C提供时序信号
D提供主存、I/O接口设备的响应信号
9.具有自同步能力的记录方式是______。
ANRZ0BNRZ1CPMDMFM
10.IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送,它的数据传输率可以是
______。
A100兆位/秒B200兆位/秒C400兆位/秒D300兆位/秒
二.填空题(每题3分,共15分)
1.Cache是一种A.______存储器,是为了解决CPU和主存之间B.______不匹配而采用
的一项重要硬件技术。
现发展为多级cache体系,C.指令cache与数据cache
______分设体系。
2.RISC指令系统的最大特点是:
A.指令条数少______;B._指令长度固定_____;C.__指令格式和寻址方式____种类少。
只有取数/存
数指令访问存储器。
3.并行处理技术已成为计算计技术发展的主流。
它可贯穿于信息加工的各个步骤和阶段。
概括起来,主要有三种形式A.______并行;B.______并行;C.______并行。
4.软磁盘和硬磁盘的A.______原理与B.______方式基本相同,但在C.______和性能上
存在较大差别。
5.流水CPU是以A.______为原理构造的处理器,是一种非常B.______的并行技术。
目
前的C.______微处理器几乎无一例外的使用了流水技术。
三.(9分)CPU执行一段程序时,cache完成存取的次数为3800次,主存完成存取的次数为200次,已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。
四.(9分)某加法器进位链小组信号为C4C3C2C1,低位来的信号为C0,请分别按下述两种方式写出C4C3C2C1的逻辑表达式。
(1)串行进位方式
(2)并行进位方式
七.(9分)集中式仲裁有几种方式?
画出独立请求方式的逻辑图,说明其工作原理。
本科生期末试卷五答案
一.选择题
1.B2.D3.B4.B5.B
6.D7.A8.A9.C、D10.A、B、C
二.填空题。
1.A.高速缓冲B.速度C.指令cache与数据cache
2.A.指令条数少B.指令长度固定C.指令格式和寻址方式
3.A.时间B.空间C.时间+空间并行
4.A.存储B.记录C.结构
5.A.时间并行性B.经济而实用C.高性能。
三.解:
命中率H=Ne/(NC+Nm)=3800/(3800+200)=0.95
主存慢于cache的倍率:
r=tm/tc=250ns/50ns=5
访问效率:
e=1/[r+(1–r)H]=1/[5+(1–5)×0.95]=83.3%
平均访问时间:
ta=tc/e=50ns/0.833=60ns
四.解:
(1)串行进位方式:
C1=G1+P1C0其中:
G1=A1B1,P1=A1⊕B1
C2=G2+P2C1G2=A2B2,P2=A2⊕B2
C3=G3+P3C2G3=A3B3,P3=A3⊕B3
C4=G4+P4C3G4=A4B4,P4=A4⊕B4
(2)并行进位方式:
C1=G1+P1C0
C2=G2+P2G1+P2P1C0
C3=G3+P3G2+P3P2G1+P3P2P1C0
C4=G4+P4G3+P4P3G2+P4P3
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理