基于fpga的fir滤波器设计与实现 模板机电工程学院本部 学位论文.docx
- 文档编号:5338309
- 上传时间:2022-12-15
- 格式:DOCX
- 页数:17
- 大小:150.34KB
基于fpga的fir滤波器设计与实现 模板机电工程学院本部 学位论文.docx
《基于fpga的fir滤波器设计与实现 模板机电工程学院本部 学位论文.docx》由会员分享,可在线阅读,更多相关《基于fpga的fir滤波器设计与实现 模板机电工程学院本部 学位论文.docx(17页珍藏版)》请在冰豆网上搜索。
基于fpga的fir滤波器设计与实现模板机电工程学院本部学位论文
(2015届)
毕业设计(论文)
题 目:
基于FPGA的FIR滤波器设计与实现
学 院:
机电工程学院
专 业:
电子信息工程
班 级:
电信112
学 号:
201133285240
姓 名:
王祥祥
指导教师:
谢东福
教 务 处 制
年 月 日
诚信声明
我声明,所呈交的论文是本人在老师指导下进行的研究工作及取得的研究成果。
据我查证,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得______或其他教育机构的学位或证书而使用过的材料。
我承诺,论文中的所有内容均真实、可信。
论文作者签名:
签名日期:
年月日
授权声明
学校有权保留送论文交的原件,允许论文被查阅和借阅,学校可以公布论文的全部或部分内容,可以影印、缩印或其他复制手段保存论文,学校必须严格按照授权对论文进行处理,不得超越授权对论文进行任意处置。
论文作者签名:
签名日期:
年月日
题目基于FPGA的FIR滤波器设计与实现
摘要
在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用,属于
数字信弓处理的基本模块之一。
在工程实践中,往往要求刑信号处理要有实时性
和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方而的要求。
随着可编程逻辑器件和EDA技术的发展,使用FPGA实现FIR滤波器,既具有实时性,又兼顾了一定的灵活性,越来越多的电子工程师采用FPGA器件来实现FIR滤波器。
本文在研究了大量国内外技术文献的基础上,首先,总结了FIR滤波器发展的现状与水平,认真分析了FIR数字滤波器的基本结构和设计原理;其次将硬件描述语言的功能特点作了归纳,对硬件描述语言的基本构成作了阐述,并说明了应用VHDL的EDA设计流程。
最后根据要求对低通、带通、高通滤波器进行设计、仿真验证和综合,具体实现中,采用硬件描述语言在xilinx公司出品的ise平台上进行设计和仿真,和采用matlab软件进行验证。
,结果表明:
该FIR滤波器的工作特性达到预期要求。
(300字左右)
关键词:
fpga,fir滤波器,ise,硬件描述语言,matlab(3-5个)
(行距设置为1.25倍多倍行距)
Title
Abstract
Thispaper……
……
Keywords:
JiaxingUniversity,Mechanical&ElectricalEngineeringCollege,undergraduate
(行距设置为1.25倍多倍行距)
目录
摘要III
AbstractIV
1绪论1
1.1课题的来源1
1.2课题的意义1
1.3激光淬火技术国内外发展现状1
1.3.1……的研究现状1
1.3.2……的研究现状1
1.3.2……的研究现状1
1.4课题研究的主要内容1
2设备方案设计与总体设计2
2.1……设备的方案设计2
2.2方案评价2
2.3……设备的总体设计2
3设计计算和校核4
3.1……设备动力系统计算和校核4
3.2……传动系统的计算与校核4
3.2.1……的计算与校核4
3.2.2……的计算与校核4
3.3……设备主轴的设计与校核4
3.3.1……的设计与校核4
3.3.2……的设计与校核5
3.4轴承座的选择5
3.5螺旋带的设计计算5
3.6焊接组件的设计计算5
3.7支承架的设计计算5
3.8其它零部件的计算与校核5
3.8.1……的计算与校核5
3.8.2……的计算与校核5
3.9总装图及工作原理5
4设计说明6
4.1……的说明6
4.2……的说明6
结论7
参考文献8
致谢9
附录10
附录图1焊接底板A10
附录图2焊接底板B10
附录图3焊接底板C10
附录图4焊接组件10
附录图5搅拌轴10
附录图6箱体10
附录图7支架10
1绪论
1.1课题的来源
滤波器的概念最早是由美国的GCampell和德国的KWagner于1915年首先提出。
从那时至今,滤波器的理论和技术一直在不断地飞速发展,它在各种电子设备中都获得了广泛应用。
最早出现的LC滤波器,它由分立的电阻、电感、电容等无源元件构成。
其优点是噪声低,不用电源,Q值一般为数百,但在低频应用时,电感、电容的体积大,损耗多,重量重,价格高,易引入干扰,而且这种滤波器也没法集成。
其后,随着半导体技术的发展,通信设备的日益小型化,各种无感滤波器相继问世,1938年的Scott有关选择放大器的工作,1965年,单片集成运放的问世,开创了有源RC滤波器的时代。
上世纪七十年代初,薄模混合集成电路的发展,使用有源RC滤波器实现低成本电路的预见成为现实。
上世纪七十年代中期,混合集成电路进一步缩小尺寸获得成功,集成有源RC滤波器技术趋于成熟从原则上讲,有源RC滤波器是可以集成的,而且也有商品,但从单片集成的观点来看,这种滤波器并不令人满意。
随着航空、航大以及通信技术和超人规模集成电路的发展,对系统的集成提出了更高要求,人们开始研究取代电阻的方法。
1977年,人们用开关电容模拟电阻进而完全取代电阻,构成单片全集成开关电容SC(SwitchedCapacitor)滤波器
获得成功。
这是集成滤波器的单片全集成的首例报道,是滤波器学科史上的重要突破。
从此,滤波器进入了单片全集成的新时代。
上世纪八十年代以来,滤波器学科进入了全集成系统发展的辉煌时代。
1.2课题的意义
数字滤波在语音和图像处理、HDTV、模式识别、谱分析等应用中经常用到。
与模拟滤波相比,数字滤波可以满足滤波器对幅度和相位特性的严格要求,可以避免模拟滤波所无法克服的电压漂移、温度漂移和噪声等问题。
有限长冲激响应(FIR)滤波器,由于FIR系统只有零点、系统稳定,便于实现FFT算法、运算速度快、线性相位的特性和设计更为灵活等突出优点而在工程实际中获得广泛应用。
随着数字技术日益广泛的应用,以现场可编程门阵列FPGA为代表的ASIC专用集成电路器件得到了迅速普及和发展,器件集成度和速度都在高速增长。
FPGA既具有门阵列的高逻辑密度和高可靠性,又具有可编程逻辑器件的可编程特性,可以减少系统设计和维护的风险,降低产品成本,缩短设计周期[7]。
传统的FIR数字滤波器多采用诸如TMS320CXX系列的专用DSP芯片,根据输入采样的移位相乘累加编写软件,利用软硬件的相互结合完成滤波器的设计。
但DSP芯片是基于哈佛体系结构的,它的顺序处理方式限制了数据的处理速度和吞吐量。
而FPGA有着规整的内部逻辑块整列和丰富的连线资源,特别适合用于细粒度和高并行度结构的FIR滤波器的实现,相对于串行运算主导的通用DSP芯片来说,并行性和可扩展性都更好。
由于在性能、成本、灵活性和功耗等方面的优势,基于FPGA的数字信号处理器已广泛应用于图像、视频和无线通信领域。
1.3信号处理技术国内外发展现状
数字信号处理可以采用两种方法实现:
软件实现和硬件实现。
软件实现是在通用计算机上执行数字信号处理程序。
这种方法灵活,但实现方法较慢,一般不能实时处理,主要用于教学和科研。
国内外的研究机构、公司己经推出了不同语言的信号处理软件包。
硬件主要采用MCU(单片机)、DSP(数字信号处理器)和ASIC(专用集成电路)来实现.其中,单片机速度较慢;ASIC虽然性能良好。
但通常是为专门限定的某一或某几个特定功能而漫计,灵活性差;软件编程的通用数字信号处理DigitalSignalProcessor)芯片(如TMS320CXX)是目前应用较广的一种方法。
DSP处理器实质上是一种适用于数字信号处理的单片微处理器,其主要特点是灵活性大,适应性强,具有可编程功能,且处理速度较高。
我国在DSP技术起步较早,产品的研究开发成绩斐然,基本上与国外同步发展,而在FPGA(FieldProgrammableGateArray)方面起步较晚。
全国有100来所高等院校从事DSP&FPGA的教学和科研,除了一部分DSP芯片需要从国外进口外,在信号处理理论和算法方面。
与国外处于同等水平.而在FPGA信号处理和系统方面,有了喜人的进展。
FPGA是一种将门阵列的通用结构与PLD的现场可编程特性结合于一体的新型器件,具有集成度高、通用性好、设计灵活、产品上市快捷等多方面的优点.鉴于FPGA是特定用途的集成电路,因此FPGA通常被认为是一种可编程的专用集成电路。
FPGA最早由美国Xilinx公司于1985年推出,其典型产品如XC4000和XC5000系列均采用CMOSSRAM工艺制造,可重复编程,并能实现芯片功能的动态重构。
FPGA在问世的前十年里,其单片可用门数以年平均42%的速率增长,现己超过100万门。
正如DSP芯片在20年前出现时的情形一样,如今FPGA正处于革命性的数字信号处理技术的前沿。
过去,前端的数字信号处理算法如FFT,都是利用定制ASIC或者DSP芯片构建的,但现在大多数可以用FPGA所替代。
现在的FPGA不仅提供了上百万门的可编程逻辑单元,还专门为实现数字信号处理算法提供了阵列乘法器、片内双口RAM以及应用于嵌入式领域的硬核PowerPC处理单元。
FPGA与DSP芯片相比,最明显的优势在于其实现数字信号处理算法的并行性。
DSP芯片一般只有几个算术逻辑单元(ALU)和乘法单元,实现一个数字信号处理算法一般只能时分复用址刖和乘法单元。
这种按照时间顺序执行的实现方式大大限制了数据的吞吐量。
而FPGA具有大量的可编程逻辑单元,丰富的布线资源和灵活的结构,支持任何层次的并行处理,可以在性能与设计规模之间取得最佳的平衡。
FPGA在实现有些数字信号处理算法的性能上高于业界最快的DSP芯片。
随着电子技术的发展,高速超大规模的现场可编程门阵列的出现,采用硬件描述语言HDL的FPGA具有更为灵活的可编程逻辑特性。
目前,已经生产出集成度高达上千万门片的FPGA,其内部时钟速度可达数百兆,功耗低、芯片价格低、开发成本低、可在线编程、便于嵌入式系统设计等优点,使其正处于数字信号处理技术领域革命性的前沿。
是当前电子工程师广泛使用的一种芯片,本论文正是利用FPGA的优越性,研究基于FPGA的FIR数字滤波器的设计。
1.4本文主要研究内容及工作安排
本文首先对FPGA的发展现状进行了简单的介绍,又阐述了关于数字滤波技术的发展前景。
紧接着对数字滤波器原理进行了分析,学习和研究了FIR数字滤波器的性能指标和设计方法,对不同的设计方案进行了分析比较。
最后采用了在ise开发环境下用硬件描述语言对滤波器进行了设计与仿真,基本完成低通、带通、高通FIR滤波器的设计。
本文共分五章,具体安排如下:
第一章绪论。
介绍了论文研究的背景及意义、数字滤波器的实现方法、FIR
数字滤波器的基本结构。
第二章FPGA技术简介。
介绍了FPGA设计流程和设计原则。
第三章FIR数字滤波器的算法研究。
介绍了线性相位FIR数字滤波器的传统
设计方法和FPGA设计方法。
第四章多速率滤波器。
探讨了FPGA技术在多速率滤波器设计中的应用,
主要是理论方面。
第五章设计仿真及验证。
结合具体例程,对FIR滤波器的FPGA实现进行
了硬件语言实现,并仿真通过。
结束与展望。
总结了全文的主要工作,对下一步的研究进行了展望。
2FIR数字滤波器的介绍及设计方法
.1数字滤波器设计概述
7.1.1滤波原理
滤波器,顾名思义,就是对输入信号起到滤波的作用的系统。
图7.1线性移不变系统
这里的“波”指的是一定波长或频率的信号,因此,所谓滤波,通常是指通过某种变换或运算,用以改变输入信号中所含频率分量的相对比例,以达到将某些频率成分的信号滤除而保留下另一些频率成分的信号的目的。
若滤波器的输入、输出都是离散的,则系统(滤波器)的冲激响应也是离散的,这样的滤波器器就称之为数字滤波器(digitalfilter)。
一个输入序列x(n),通过一个单位冲激响应为h(n)的线性时不变系统后,其输出响应y(n)为
(7.1)
将上式两边经过傅里叶变换,可得
(7.2)
式中,Y(jω)、X(jω)分别为输出序列和输入序列的频谱函数,H(jω)是系统的频率响应函数。
可以看出,输入序列的频谱X(jω)经过滤波后,变为X(jω)H(jω)。
如果|H(jω)|的值在某些频率上是比较小的,则输入信号中的这些频率分量在输出信号中将被抑制掉。
因此,只要按照输入信号频谱的特点和处理信号的目的,适当选择H(jω),使得滤波后的X(jω)H(jω)符合人们的要求,这就是数字滤波器的滤波原理。
如图7.2所示,具有图7.2(a)的频率成分的信号通过具有图7.2(b)的幅频响应的系统(滤波器)后,输出信号就只有
的频率成分,而不再含有
的频率成分。
(a)输入信号频谱(b)系统(滤波器)的幅频响应(c)输出信号的频谱
图7.2滤波器滤波示意图
数字滤波器是对数字信号实现滤波的线性时不变系统。
它将输入的数字序列通过特定运算转变为输出的数字序列。
因此,数字滤波器本质上是一台完成特定运算的数字计算机。
数字滤波器通常采用有限精度算法,它可以按照某种算法编写软件,在计算机或专用数字信号处理(DSP)芯片上实现,也可以按照算法选用硬件实现。
数字滤波器是数字信号处理的重要基础,在对信号的过滤、检测与参数的估计等处理中,数字滤波器是使用最广泛的线性系统。
与模拟滤波器相比,数字滤波器具有精度高、稳定性好、灵活性大、体积小且没有苛刻的匹配要求等优点。
随着计算机、超大规模集成电路技术的发展,数字滤波器的应用愈加广泛。
7.1.2滤波器的分类
与模拟滤波器类似,数字滤波器按频率特性也有四种,即低通(LowPass)、高通(HighPass)、带通(BandPass)和带阻(Bandstop)滤波器,滤波器的性能指标通常也习惯在频域给出。
常用数字滤波器的幅度特性示意图如图7.3所示。
与模拟滤波器不同的是,由于序列的傅里叶变换具有以2π为周期的周期性,因此,数字滤波器的频率响应也有这种周期性。
低通滤波器的通带处于0或2π的整数倍频率附近,高通滤波器的通带则处于π的奇数倍频率附近。
满足奈奎斯特采样定理时,信号的频率特性只能限带于|ω|<π的范围。
因此,我们只需画出2π范围内的频谱即可。
由图7.3可知,理想低通滤波器选择出输入信号中的低频分量,而把输入信号频率在ωc<ω≤π范围内所有分量全部滤掉。
相反地,理想高通滤波器使输入信号中频率在ωc≤ω≤π范围内的所有分量不失真地通过,而滤掉低于ωc的低频分量。
带通滤波器只保留介于低频和高频之间的频率分量。
图7.3各种数字滤波器的幅度特性
7.1.3滤波器的技术指标
1、理想滤波器的不可实现性
图7.3所示的理想滤波器的幅度特性是理想的。
它有理想、陡截止的通带和无穷大衰减的阻带两个范围(即从通带到阻带是突变的),这在物理上是无法实现的,因为它们的单位冲激响应均是非因果和无限长的(例如,理想截止频率为ωc的低通滤波器的单位冲激响应为
)。
为了在物理上能够实现,在实际中,我们设计的滤波器只能是在某些准则下对理想滤波器的逼近。
这保证了滤波器是物理上可实现的(或者说是因果的)、稳定的。
2、实际设计的考虑---因果逼近
理想滤波器不可实现的原因是它从一个频带(通带Passband或阻带Stopband)到另一个频带(阻带或通带)是突变的。
为了在物理上可以实现,可以从一个频带到另一个频带之间设立一个过渡带,且通带和阻带也不是严格的1或0,而是有一定的波动,这种波动应该满足一定的容限。
也就是说,实际设计的滤波器,是用一种因果可实现的滤波器去对理想滤波器的逼近,滤波器的性能要求往往以频率响应的幅度特性的允许误差来表征,也就是说,这种逼近应满足给定的误差容限。
一个实际滤波器的幅度特性在通带中允许有一定的波动,阻带衰减则应大于给定的衰减要求,且在通带与阻带之间允许有一定宽度的过渡带(Transitionband),过渡带宽也要满足一定的要求。
图7.4示出了一个实际低通滤波器的幅度特性,特性曲线中有通带、过渡带和阻带三个区间。
通带范围是0≤ω≤ωp,在通带内,幅度特性以误差δ1逼近于1,即
(7.3)
ωp称为通带截止频率。
阻带范围是ωs≤ω≤π,ωs则称为阻带截止频率。
在阻带内,幅度特性以最大误差δ2逼近于零,即
(7.4)
在通带与阻带之间的区域:
ωp<ω<ωs,则称为过渡带,一般要求幅度特性在过渡带内单调下降。
图7.4实际低通滤波器的幅度特性
通带内衰减(波动)和阻带衰减(波动)通常用分贝表示,对于图7.4,我们令
(7.5)
αp和αs分别称为通带最大衰减和阻带最小衰减。
如果
,则称ωc为3dB截止频率。
(注意,这里的指标都是和|H(j0)|)比较得出,而不是与最大幅度值比较得出的)。
7.1.5滤波器的实现-----FIR型滤波器和IIR型滤波器
数字滤波器按单位冲激响应h(n)的时域特性可分为无限冲激响应IIR(InfiniteImpulseResponse)滤波器和有限冲激响应FIR(FiniteImpulseResponse)滤波器。
IIR滤波器一般采用递归型的实现结构。
其N阶递归型数字滤波器的差分方程为
(7.10)
相应的系统函数为:
(7.11)
上式中若ak≠0(k=1,…,N),该滤波器为IIR滤波器,是递归型滤波器。
其差分方程及系统函数即为式(7.10)和式(7.11)。
若ak=0(k=1,…,N),该滤波器为FIR滤波器,是非递归型滤波器。
此时,其差分方程及系统函数分别为:
差分方程:
(7.12)
系统函数:
(7.13)
7.2.3FIR滤波器的结构
FIR滤波器的差分方程及系统函数分别为:
这种系统结构中无反馈环节,因此称为非递归系统;又因为该系统的冲激响应h(n)是有限长序列,所以又称为有限冲激响应(FiniteImpulseResponse----FIR)系统。
这种类型的滤波器有如下特点:
1、系统的冲激响应h(n)是有限长序列,即h(n)仅在有限个n值处不为零。
2、结构上上是非递归的。
3、极点仅在Z=0处,在有限|z|>0处只有零点。
FIR主要有5种基本结构:
直接型结构、级联型结构、频率抽样型结构、卷积型结构及线性相位结构。
7.2.3.1直接型结构
设FIR数字滤波器的单位冲激响应h(n)的长度为N,其传递函数和差分方程分别为:
根据上面两式可直接画出如图7.6所示的FIR滤波器的直接型结构。
由式可见,该结构利用输入信号x(n)和滤波器单位冲激响应h(n)的线性卷积来描述输出信号y(n),所以FIR滤波器的直接型结构又称为卷积型结构,有时也称为横截型结构。
图7.6FIR的直接型结构
由图可见,这种结构所需的乘法次数为N次,加法次数为N-1次,需要的系数存储器个数及移位寄存器数目均为N个。
7.2.3.2级联型结构
当需要控制系统传输零点时,将传递函数H(z)分解成二阶实系数因子的形式:
(7.14)
式中,
。
[]表示取整运算。
由式(7.16)可见,
有N-1个零点。
若N为奇数,则有偶数个零点,此时,系统结构如图7.7所示。
若N为偶数,则有奇数个零点,上式中必有一个
,也就是说有一个二阶系统退化为一个一阶系统。
图7.7FIR的级联型结构
这种结构的每一节控制一对零点,当需要控制系统的传输零点时,可采用这种结构,但这种结构需要的系数约为
个,比直接型结构多约50%,所需乘法次数也多约50%。
7.1.6FIR滤波器的设计的基本步骤
滤波器的设计的基本步骤如下:
1)按照实际任务要求,确定滤波器的性能指标。
2)选择用FIR系统函数去逼近。
3)用一个因果稳定的离散线性时不变系统的系统函数去逼近这一性能要求。
即确定式(7.7)或(7.8)中的阶数M、N及系数
。
4)利用有限精度算法来实现这个系统函数。
5)验证:
验证设计的滤波器是否满足给定的性能指标,如果不满足则重复2)~4)。
7.2.2FIR滤波器的主要设计方法
目前,设计FIR数字滤波器的方法主要有
(1)窗口法;
(2)频率抽样法;(3)等波纹优化设计法,其中包括Remez方法和线性规划设计方法。
下面介绍一种常用的设计方法:
窗函数设计法。
7.3窗函数法设计FIR数字滤波器
一、设计方法
设计FIR数字滤波器最简单的方法是窗函数法。
这种方法一般是先给定所要求的理想滤波器的频率响应
,要求设计一个FIR滤波器,也就是寻找一有限长h(n),使所得的
去逼近理想的频率响应
,使设计的滤波器满足给定的滤波器设计指标(阻带衰减、带内波动和过渡带宽)。
然而,窗函数法设计FIR数字滤波器是在时域进行的,因此,必须首先由理想频率响应
的傅里叶反变换推导出对应的单位冲激响应
(7.52)
(若
具有简单的特性,可以用解析法求解式(7.43)的积分;否则可先将
抽样,由于
无限长,为减少混叠失真,抽样点数应足够多,然后用快速傅立叶变换法求出
的数值解。
)
由于许多理想化的系统均用分段恒定的或分段函数表示的频率响应来定义,因此这种系统具有非因果的和无限长的冲激响应,即
一定是无限长的序列,且是非因果的。
而我们要设计的是FIR滤波器,其
必定是有限长的,所以要用有限长的h(n)来逼近无限长的hd(n),最简单且最有效的方法是截断hd(n)。
通常,我们可以把h(n)表示为所需单位冲激响应
与一个有限长的窗口函数序列w(n)的乘积,即
(7.53)
最简单的截取是:
(7.54)
此时
(7.55)
一般情况下,
为无限长非因果序列,为了得到对称的有限长(长度为N)序列h(n),需将
右移
后再截取得h(n)。
直接截取存在的问题:
会存在吉布斯(Gibbs)效应,即:
通带内和阻带内波动。
产生的原因是由于截断,因此,又称截断效应。
表7.3常用的6种窗口的基本参数及性能
窗类型
窗谱性能指标
加窗后滤波器的性能指标
最大旁瓣(dB)
主瓣带宽
阻带衰减(dB)
过渡带宽Δω
矩形窗
-13
2*2π/N
-21
0.9*2π/N
三角窗
-25
4*2π/N
-25
2.1*2π/N
hanning窗
-31
4*2π/N
-44
3.1*2π/N
hamming窗
-41
4*2π/N
-53
3.3*2π/N
Blackman窗
-57
6*2π/N
-74
5.5*2π/N
Kaiser窗
(β=7.865)
-57.07
-80
5.0*2π/N
参考文献
[1]袁庆龙,候文义.Ni-P合金镀层组织形貌及显微硬度研究[J].太原理工大学学报,2001,32
(1):
51-53.
[2
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于fpga的fir滤波器设计与实现 模板机电工程学院本部 学位论文 基于 fpga fir 滤波器 设计 实现 模板 机电 工程学院 本部 学位 论文