EDA技术与VHDL复习练习题word版本.docx

EDA技术与VHDL复习练习题word版本.docx

《EDA技术与VHDL复习练习题word版本.docx》由会员分享，可在线阅读，更多相关《EDA技术与VHDL复习练习题word版本.docx（20页珍藏版）》请在冰豆网上搜索。

EDA技术与VHDL复习练习题word版本

EDA技术与VHDL复习练习题

※<习题一>

一、填空题

1、PLD的中文含义是：

________。

2、ASIC的中文含义是：

________。

3、“与－或”结构的可编程逻辑器件主要由四部分构成：

________、________、____________和____________。

4、可编程逻辑器件结构图中一般用“x”表示此编程单元为________。

5、可编程逻辑器件结构图中一般用“·”表示此编程单元为________。

6、可编程逻辑器件结构图中无任何标记表示此编程单元为________。

7、可编程逻辑器件按规模的大小一般分为________和_________。

8、低密度可编程逻辑器件的主要有________和_________。

9、GAL器件________取代全部PAL器件。

10、PAL器件只能________次编程。

11、GAL器件能________次编程。

12、GAL器件________取代TTL器件。

13、GAL器件采用________擦除。

14、PAL和GAL器件________在系统编程。

15、PAL和GAL器件需要使用________编程。

二、选择题

1、可编程逻辑器件PLD的基本结构形式是_______:

A：

与——与

B：

与——或

C：

或——与

D：

或——或

2、可以多次编程的器件是_______:

A：

PROM

B：

PLA

C：

PAL

D：

GAL

3、PLD器件未编程时_______:

A：

有逻辑功能

B：

没有逻辑功能

C：

PAL器件有逻辑功能

D：

GAL器件有逻辑功能

4、GAL器件可以用擦除:

A：

普通光

B：

紫外线

C：

红外线

D：

电

5、GAL16V8器件的输出引脚最多有______:

A：

16

B：

4

C：

8

D：

20

6、PAL16V8器件的输入引脚最多有_______:

A：

16

B：

4

C：

8

D：

20

7、GAL16V8不能取代_________:

A：

PAL16V8

B：

74LS138

C：

74LS373

D：

ispLSI1032E-70PLCC84

8、GAL16V8的_______不可编程:

A：

与阵列

B：

或阵列

C：

输出逻辑宏单元OLMC

D：

A、B都

三、判断题

1、GAL器件的输出逻辑宏单元OLMC不能实现PAL器件的所有输出形式。

（）

2、PAL器件只能一次编程。

（）

3、GAL器件只能一次编程。

（）

4、PAL和GAL器件需要使用专门的编程器编程。

（）

5、PAL器件可以在系统编程。

（）

6、GAL器件可以在系统编程。

（）

7、PAL器件可以取代GAL器件。

（）

8、GAL器件可以取代PAL器件。

（）

9、GAL器件可以使用紫外线擦除。

（）

10、GAL器件OLMC不可编程。

（）

11、GAL器件不能加密。

（）

答案:

一、填空题

1、可编程逻辑器件

2、专用集成电路

3、输入电路、可编程“与”阵列、可编程或阵列、输出电路

4、编程连接

5、固定连接

6、不连接

7、低密度可编程逻辑器件、髙密度可编程逻辑器件

8、PAL、GAL

9、可以

10、一

11、多

12、可以

13、电

14、不能

15、编程器

二、选择题

1、B

2、D

3、B

4、D

5、C

6、A

7、D

8、B

三、判断题

1、X

2、√

3、X

4、√

5、X

6、X

7、X

8、√

9、X

10、X

11、X

※<习题二>

一、填空题

1、髙密度可编程逻辑器件的主要有________和_________。

2、CPLD的中文含义是_________。

3、FPGA的中文含义是_________。

4、FPGA的_________加密。

5、CPLD的_________加密。

6、CPLD的集成度_________于PAL和GAL。

7、CPLD的内部延时_________。

8、FPGA的内部延时_________。

9、CPLD的一般采用“_________”结构。

10、FPGA的一般采用“_________”结构。

11、FPGA的一般采用_________工艺。

12、断电后，FPGA器件中的配置数据会自动_________。

13、断电后，CPLD中的数据不会_______。

14、在系统可编程CPLD和FPGA______编程器编程。

15、CPLD和FPGA的I/O端数和触发器比PAL和GAL______。

二、选择题

1、CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个（）器件:

A：

PAL

B：

GAL

C：

FPGA

D：

EPROM

2、高密度ispLSI1000系列器件的基本逻辑单元是:

A：

全局布线区GRP

B：

通用逻辑块GLB

C：

输入输出单元IOC

D：

输出布线区CDN

3、对CPLD器件特点描述正确的是:

A：

不能多次编程

B：

可以多次编程

C：

使用紫外线擦除

D：

使用红外线擦除

4、对CPLD器件特点描述正确的是:

A：

不能多次编程

B：

集成度低于PAL和GAL

C：

内部触发器少

D：

可以加密

5、对FPGA器件特点描述正确的是:

A：

采用EEPROM工艺

B：

采用SRAM工艺

C：

集成度比PAL和GAL低

D：

断电后配置数据不丢失

6、只能一次编程的器件是:

A：

PAL

B：

GAL

C：

CPLD

D：

FPGA

7、可以进行在系统编程的器件是:

A：

EPROM

B：

PAL

C：

GAL

D：

CPLD

8、CPLD和FPGA的不同特性:

A：

高密度

B：

髙速度

C：

在系统编程

D：

加密

9、可以进行在系统编程的器件是:

A：

EPROM

B：

PAL

C：

GAL

D：

FPGA

10、在系统可编程器件一般使用计算机的（）编程:

A：

串口

B：

并口

C：

USB口

D：

VGA口

三、判断题

1、在系统可编程器件需使用编程器编程。

（）

2、在系统可编程器件不能先焊接后编程。

（）

3、使用在系统可编程器件设计的电子产品不能升级。

（）

4、CPLD不能加密。

（）

5、断电后CPLD中的数据会丢失。

（）

6、断电后FPGA中的数据会丢失。

（）

7、FPGA能加密。

（）

8、CPLD的内部延时确定。

（）

9、FPGA的内部延时确定。

（）

答案:

一、填空题

1、CPLD、FPGA

2、复杂可编程逻辑器件

3、现场可编程门阵列

4、不能

5、能

6、髙

7、确定

8、不确定

9、与－或阵列

10、查找表

11、SRAM

12、丢失

13、丢失

14、不需

15、多

二、选择题

1、B

2、B

3、B

4、D

5、B

6、A

7、D

8、D

9、D

10、B

三、判断题

1、X

2、X

3、X

4、X

5、X

6、√

7、X

8、√

9、X

※<习题三>

一、填空题

1、VHDL语言是________标准化语言。

2、一个完整的VHDL程序包含：

_____、_____、_____、_____、______五个部分。

3、_______部份说明了设计模块的输入/输出接口信号或引脚。

4、_______部份描述了设计模块的具体逻辑功能。

5、VHDL提供了四种端口模式：

_____、_____、_____、_____。

6、关键字实体的英文是：

_____。

7、关键字结构体的英文是：

_____。

8、VHDL语言常用的库有：

_____、_____、_____。

9、结构体的描述方式主要有：

_____和_____。

10、IEEE库常用的程序包有：

_____、_____、_____。

11、程序包由：

_____和_____构成

二、选择题

1、ＶＨＤＬ语言程序结构中必不可少的部分是：

（）

（A）库（B）程序包（C）配置（D）实体和结构体

2、ＶＨＤＬ语言端口模式中不允许内部引用该端口信号的是（）：

（A）ＩＮ（B）ＯＵＴ（C）ＢＵＦＦＥＲ（D）ＩＮＯＵＴ

3、下面哪种VHDL库使用时不需声明（）：

（A）IEEE库（B）ASIC库（C）WORK库（D）ALTERA库

4、下面哪种VHDL库使用时不需声明（）：

（A）IEEE库（B）ASIC库（C）STD库（D）ALTERA库

5、能反馈输出信号至内部的端口模式是（）：

（A）ＩＮ（B）ＯＵＴ（C）ＢＵＦＦＥＲ（D）ＩＮＯＵＴ

6、CLK为输入信号，其正确的端口说明是：

（）

（A）CLK：

INBIT（B）CLK：

OUTBIT（C）CLK：

INOUTBIT（D）CLK：

BUFFERBIT

7、Q0为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是：

（）

（A）CLK：

INBIT（B）CLK：

OUTBIT（C）CLK：

INOUTBIT（D）CLK：

BUFFERBIT

8、STD_LOGIC_1164程序包的正确声明方法是：

（）

（A）USESTD_LOGIC_1164（B）USEIEEE.STD_LOGIC_1164

（C）USEIEEE.STD_LOGIC_1164.ALL（D）USEWORK.STD_LOGIC_1164.ALL

9、类属说明的正确格式是：

（）

（A）GENERIC（delay:

TIME=20us）;（B）GENERIC（delay:

TIME:

=20us）;

（C）GENERIC（delayTIME=20us）;（D）GENERIC（delay=TIME:

=20us）;

10、使用STD_LOGIC数据类型，必须声明库（）

（A）ALTERA（B）STD（C）IEEE（D）WORK

三、判断题

1、IEEE库使用时必须声明。

（）

2、实体（ENTITY）不是VHDL程序所必须的。

（）

3、一个实体只能有一个结构体。

（）

4、OUT模式的信号也可在表达式的右边使用。

（）

5、INOUT是双向信号，在表达式的右边使用时信号来自外部。

（）

6、BUFFER也可在表达式的右边使用，但其含义是指内部反馈信号。

（）

7、结构体内部定义的数据类型、常数、函数、过程只能用于该结构体。

（）

8、STD库使用时也必须声明。

（）

9、库的好处是可使设计者共享设计成果。

（）

10、库的说明语句必须放在实体前面。

（）

11、配置用于描述层与层之间的连接关系和实体与结构体之间的关系。

（）

12、类属参量为实体和外部环境通信提供一种静态信息通道，类属的值可以由设计实体外部提供。

（）

答案:

一、填空题

1、IEEE

2、实体、结构体、库、程序包、配置

3、实体

4、结构体

5、IN、OUT、INOUT、BUFFER

6、ENTITY

7、ARCHITECTURE

8、IEEE库、STD库、WORK库

9、行为描述、数据流描述

10、STD_LOGIC_1164、STD_LOGIC_UNSIGNED、STD_LOGIC_ARITH

11、程序包首、程序包体

二、选择题

1、D

2、B

3、C

4、C

5、C

6、A

7、D

8、C

9、B

10、C

三、判断题

1、√

2、X

3、X

4、X

5、√

6、√

7、√

8、X

9、√

10、√

11、√

12、√

※<习题四>

一、填空题

1、布尔类型（BOOLEAN）的取值只有_____和_____。

2、位类型（BIT）的取值只有_____和_____。

3、SIGNALb:

BIT_VECTOR（6TO0）,信号b被定义为_____位位宽。

4、仅能用于仿真的数据类型有_____、_____。

5、‘A’，‘a’是不同的_____。

6、字符串是用_____括起来的一个字符序列。

7、错误等级类型用来表示系统的状态，共有四种错误等级：

_____、_____、_____、_____。

8、VHDL语言有4类操作符：

_____、_____、_____、_____。

9、算术运算符“/”、“MOD”、“REM”可综合的分母/底必须是_____的乘方。

10、VHDL的数据对象有：

_____、_____、_____和。

二、选择题

1、TYPEweekIS（sun，mon，tue，wed，thr，fri，sat）；week的数据类型是（）

（A）字符（B）BIT（C）STD_LOGIC（D）枚举

2、ＶＨＤＬ语言优先级最高的运算符是（）：

（A）AND（B）OR（C）NOT（D）XOR

3、变量不能使用的程序结构部分是（）：

（A）结构体（B）进程（C）函数（D）过程

4、变量不能使用的程序结构部分是（）：

（A）实体（B）进程（C）函数（D）过程

5、能在进程之间传递信息的数据对象是（）：

（A）常量（B）变量（C）信号（D）文件

6、a已定义为信号，b已定义为变量，下面正确的表达是：

（）

（A）a:

=b（B）a<=b（C）b:

=a（D）b<=a

7、signala:

bit;signalb:

bit_vector（1downto0）;下面正确的表达式是：

（）

（A）b<=a（B）a<=b（C）a<=b（0）（D）a:

=b（0）

8、signala,b:

bit;signaly:

bit_vector（1downto0）;下面正确的表达式是：

（）

（A）y<=a（B）y<=b（C）y<=banda（D）y<=b&a

9、常量的正确格式是：

（）

（A）CONSTANTVcc:

REAL=5.0;（B）CONSTANTVcc:

REAL:

=5.0;

（C）CONSTANTVccREAL=5.0;（D）CONSTANTVcc:

=5.0;

10、a的初值为0；执行语句a<=a+1;a<=a+1;a<=a+1;后，a的值为（）

（A）0（B）1（C）2（D）3

11、a的初值为0；执行语句a:

=a+1;a:

=a+1;a:

=a+1;后，a的值为（）

（A）0（B）1（C）2（D）3

三、判断题

1、布尔类型只能进行关系运算，不能进行算术运算。

（）

2、整数类型使用时必须限定其范围。

（）

3、实数类型不能用于逻辑综合。

（）

4、时间类型可以用于逻辑综合。

（）

5、数组是将相同类型的数据集合在一起所形成的一个新的数据类型。

（）

6、TYPE定义的数据类型是一个“新”类型。

（）

7、SUBTYPE定义的数据类型是原类型的一个子集，仍属原类型。

（）

8、VHDL语言是一种类型特性很强的语言，要求操作对象和操作数的数据类型必须一致，不能将不同类型的信号连接起来。

（）

9、VHDL语言运算符没有优先级。

（）

10、使用算术运算时，应严格遵循赋值语句两边的数据的位长一致。

（）

11、无论是什么样的运算表达式都能进行逻辑综合。

（）

12、常量的设置是为了使设计中的常数更容易阅读和修改。

（）

13、变量能用于进程之间传递信号。

（）

14、变量是个局部量，其赋值是立即生效的。

（）

15、信号是个全局量，其赋值是立即生效的。

（）

16、VHDL仿真器允许变量和信号设置初值，但VHDL综合器则不会对其综合处理。

（）

答案:

一、填空题

1、TRUEFALSE

2、1、0

3、7

4、时间类型、实数类型

5、字符

6、双引号

7、NOTE、WARNING、ERROR、FAILURE

8、逻辑运算、关系运算、算术运算、并值运算

9、2

10、常量、变量、信号、文件

二、选择题

1、D

2、C

3、A

4、A

5、C

6、B

7、C

8、D

9、B

10、B

11、D

三、判断题

1、√

2、√

3、√

4、X

5、√

6、√

7、√

8、√

9、X

10、√

11、X

12、√

13、X

14、√

15、X

16、√

※<习题五>

一、填空题

1、顺序语句只能在______、_______、______内部使用。

2、VHDL语言常用顺序描述语句有：

______、_______、______。

3、wait________a,b;

4、wait________clk’enentandclk=’1’;

5、ifa>b_______y<=a;

_____c>d_______y<=b;

Endif;

6、CASEsel______

WHEN0=>q<=i0;

WHEN1=>q<=i1;

WHEN____=>NULL;

EDN_____;

7、FORiIN0___9LOOP

tmp:

=tmp+1;

END______;

8、BLOCK内的语句是______语句。

9、进程由_____、_____、____三部份构成。

10、并行信号赋值语句有三种_____、_____、____。

11、选择信号赋值语句的每一子句后是_____号，最后一句是______号。

12、元件例化语句有____关联和____关联两种方式。

13、GAL器件采用________擦除。

14、PAL和GAL器件________在系统编程。

15、PAL和GAL器件需要使用________编程。

二、选择题

1、不是顺序语句使用的程序部分是_______:

A：

进程内部

B：

函数内部

C：

过程内部

D：

结构体内部

2、不是顺序语句是_______:

A：

process

B：

if

C：

case

D：

loop

3、不是顺序语句是_______:

A：

block

B：

if

C：

case

D：

wait

4、不是顺序语句是_______:

A：

component

B：

if

C：

case

D：

loop

5、在下面程序结构______中执行的语句是并行语句:

A：

进程

B：

函数

C：

过程

D：

结构体

6、布尔表达式Y=AB+C的正确表达式是_______:

A：

Y<=AANDBORC;

B：

Y<=AAND（BORC）

C：

Y<=AC+C

D：

Y<=AANDB+C

7、进程内不能定义:

A：

常量

B：

变量

C：

信号

D：

子程序

8、进程之间通过_______传递信息:

A：

变量

B：

信号

C：

函数

D：

过程

9、有优先级关系的语句是_______:

A：

IF

B：

LOOP

C：

CASE

D：

NULL

10、有优先级关系的语句是_______:

:

A：

简单赋值语句

B：

条件赋值语句

C：

选择赋值语句

D：

元件例化语句

三、判断题

1、顺序语句按语句的先后顺序执行。

（）

2、进程语句本身是并行语句，但其内部是顺序执行的。

（）

3、函数内部也可以有并行描述语句。

（）

4、进程内部也可有并行描述语句。

（）

5、case语句应将表达式的所有取值都列出来。

（）

6、FOR…LOOP循环中使用的变量需预先定义。

（）

7、NEXT语句只能跳出本次循环。

（）

8、EXIT语句结束整个循环。

（）

9、WAITFOR20ns也能进行综合。

（）

10、并行语句在结构体中执行是同步的，其执行方式与程序书写顺序无关。

（）

11、一个结构体只能有一个进程。

（）

12、进程之间可以通过变量传递信息。

（）

13、进程只有在其敏感信号发生变化时才被执行。

（）

14、进程内定义的是局部量。

（）

15、条件信号赋值语句有优先级的关系。

（）

16、选择信号赋值语句不允许有条件重叠现象。

（）

17、条件信号赋值语句允许有条件涵盖不全现象。

（）

18、元件例化语句位置关联时位置必须一一对应。

（）

答案:

一、填空题

1、进程、函数、过程

2、if、case、loop

3、on

4、until

5、thenelsifthen

6、ISOTHERSCASE

7、TOLOOP

8、并行

9、敏感信号参数表、说明部分、顺序描述语句部分

10、简单信号赋值语句、条件信号赋值语句、选择信号赋值语句

11、逗、分

12、位置、名字

二、选择题

1、D

2、A

3、A

4、A

5、D

6、A

7、C

8、B

9、A

10、B

三、判断题

1、√

2、√

3、X

4、X

5、√

6、X

7、√

8、√

9、X

10、√

11、X

12、X

13、√

14、√

15、√

16、√

17、√

18、√