电子技术基础数字部分第五版康光华主编第4章习题答案.docx
- 文档编号:7904076
- 上传时间:2023-01-27
- 格式:DOCX
- 页数:13
- 大小:302.72KB
电子技术基础数字部分第五版康光华主编第4章习题答案.docx
《电子技术基础数字部分第五版康光华主编第4章习题答案.docx》由会员分享,可在线阅读,更多相关《电子技术基础数字部分第五版康光华主编第4章习题答案.docx(13页珍藏版)》请在冰豆网上搜索。
电子技术基础数字部分第五版康光华主编第4章习题答案
第四章习题答案
4.1.4试分析图题4.1.4所示逻辑电路的功能。
解:
(1)根据逻辑电路写出逻辑表达式:
(2)根据逻辑表达式列出真值表:
A
B
C
D
L
0
0
0
0
0
0
0
0
0
0
1
0
1
1
0
0
1
0
0
1
1
0
0
1
1
0
0
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
0
1
1
0
0
1
1
1
1
0
1
1
0
0
0
1
0
1
1
0
0
1
1
1
0
1
0
1
0
1
1
0
1
0
1
1
1
0
1
1
1
0
0
0
0
0
1
1
0
1
0
1
1
1
1
1
0
0
1
1
1
1
1
1
0
0
0
由真值表可知,当输入变量ABCD中有奇数个1时,输出L=1,当输入变量中有偶数个1时,输出L=0。
因此该电路为奇校验电路。
4.2.5试设计一个组合逻辑电路,能够对输入的4位二进制数进行求反加1的运算。
可以用任何门电路来实现。
解:
(1)设输入变量为A、B、C、D,输出变量为L3、L2、L1、L0。
(2)根据题意列真值表:
输入
输出
A
B
C
D
L3
L2
L1
L0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
0
1
0
1
1
1
0
0
0
1
1
1
1
0
1
0
1
0
0
1
1
0
0
0
1
0
1
1
0
1
1
0
1
1
0
1
0
1
0
0
1
1
1
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
1
0
1
1
1
1
0
1
0
0
1
1
0
1
0
1
1
0
1
0
1
1
1
0
0
0
1
0
0
1
1
0
1
0
0
1
1
1
1
1
0
0
0
1
0
1
1
1
1
0
0
0
1
(3)由真值表画卡诺图
(4)由卡诺图化简求得各输出逻辑表达式
(5)根据上述逻辑表达式用或门和异或门实现电路,画出逻辑图如下:
4.3.1判断下列函数是否有可能产生竞争冒险,如果有应如何消除。
(2)
(4)
解:
根据逻辑表达式画出各卡诺图如下:
(2)
,在卡诺图上两个卡诺圈相切,有可能产生竞争冒险。
消除办法:
在卡诺图上增加卡诺圈(虚线)包围相切部分最小项,使
,可消除竞争冒险。
(4)
,在卡诺图上两个卡诺圈相切,有可能产生竞争冒险。
消除办法:
在卡诺图上增加卡诺圈(虚线)包围相切部分最小项,使
,可消除竞争冒险。
4.3.4画出下列逻辑函数的逻辑图,电路在什么情况下产生竞争冒险,怎样修改电路能消除竞争冒险。
解:
根据逻辑表达式画出逻辑图如下:
当A=C=0时,
,可能产生竞争冒险。
消除竞争冒险办法:
(1)将逻辑表达式变换为
根据这个逻辑表达式组成的逻辑电路就不会产生竞争冒险。
逻辑图如下:
(2)用卡诺图法在增加卡诺圈,包围卡诺圈相切部分,增加或与表达式中的或项
得到
,根据这个逻辑表达式组成的逻辑电路就不会产生竞争冒险。
逻辑图如下:
4.4.1优先编码器CD4532的输入端I1=I3=I5=1,其余输入端均为0,试确定其输出端Y2Y1Y0。
解:
优先编码器CD4532的输入端除Ii外,还有使能端EI,由于EI=0,因此编码器不工作,其输出端Y2Y1Y0=000。
4.4.5为了使74HC138译码器的第十脚输出低电平,试标出各输入端应置的逻辑电平。
解:
查74HC138译码器的引脚图,第十脚为
对应的A2A1A0=101,控制端E3、
、
分别接1、0、0,电源输入端Vcc接电源,接地端GND接地,如下图所示:
4.4.6用74HC138译码器和适当的逻辑门实现函数
。
解:
用74HC138译码器实现逻辑函数,需要将函数式变换为最小项之和的形式
在译码器输出端用一个与非门,即可实现所要求的逻辑函数。
逻辑图如下:
4.4.12试用一片74x154译码器和必要的与非门,设计一个乘法器电路,实现2位二进制数相乘,并输出结果。
解:
设2位二进制数分别为AB和CD,P3P2P1P0为相乘的结果,列出真值表如下:
输入
输出
A
B
C
D
P3
P2
P1
P0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
1
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
1
0
0
1
0
0
1
0
1
1
0
1
1
0
1
1
0
0
0
0
0
0
1
1
0
1
0
0
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
0
0
1
由真值表可直接写出各输出端的最小项逻辑表达式:
用一片74x154和4个与非门即可实现所要求的乘法电路,逻辑电路图如下:
4.4.147段译码显示电路如图4.4.14(a)所示,对应图4.4.14(b)所示输入波形,试确定显示器显示的字符序列。
解:
当LE=0时,图4.4.14(a)所示译码器能正常工作,所显示的字符就是A3A2A1A0所表示的十进制数,显示的字符序列为0、1、6、9、4。
当LE由0跳变为1时,数字4被锁存,所以持续显示4。
4.4.21应用74HC151实现如下逻辑函数:
(1)
(2)
解:
用74HC151实现逻辑函数,首先要将逻辑函数化成最小项的形式,根据最小项表达式确定数据输入端Di的取值,并注意变量的高低位与地址输入端的连接顺序。
(1)
与数据选择器74HC151的标准表达式相比较
将L与Y比较可得:
D0=D2=D3=D6=D7=0,D1=D4=D5=1
将A、B、C分别与地址输入端S2、S1、S0连接,逻辑电路如图所示:
(2)
D0=D3=D5=D6=0,D1=D2=D4=D7=1
4.4.22应用已介绍过的集成组合逻辑电路设计一个数据传输电路,其功能是在3位通道选择信号的控制下,将8个输入数据中的任何一个传送到相对应的输出端输出。
解:
应用教材中介绍的中规模组合逻辑电路8选1数据选择器74HC151和3线8线译码器74HC138(作为分配器使用)各一片组成数据传输电路,逻辑电路图如下:
电路通过74HC151根据通道选择信号A2A1A0选择数据,通过74HC138分配至由A2A1A0决定的输出端。
4.4.26试用数值比较器74HC85设计一个8421BCD码有效性测试电路,当输入为8421BCD码时,输出为1,否则输出0。
解:
8421BCD码的范围是0000~1001,即所有有效的8421BCD码均小于1010。
用74HC85构成的测试电路如下图所示,将8421BCD码输入接A3A2A1A0,B3B2B1B0接1010,当输入的8421BCD码小于1010时,FA
4.4.33试用若干片74x283构成一个12位二进制加法器画出连接图。
解:
构成一个12位二进制加法器需要3片74x283以串行进位的方式进行连接,逻辑电路图如下所示:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子技术 基础 数字 部分 第五 光华 主编 习题 答案