数字电路期末复习.ppt
- 文档编号:1080002
- 上传时间:2022-10-16
- 格式:PPT
- 页数:51
- 大小:2.27MB
数字电路期末复习.ppt
《数字电路期末复习.ppt》由会员分享,可在线阅读,更多相关《数字电路期末复习.ppt(51页珍藏版)》请在冰豆网上搜索。
数字电路期末复习,数字逻辑基础,1)常用的数制2)二进制运算3)二进制代码,十进制,二进制,八进制,十六进制,补码和补码运算,BCD码,8421码,基本名词:
十进制,二进制,八进制,十六进制,逢二进一,逢八进一,逢十进一,逢十六进一,不同进制数的对照表,二、十二转换,整数部分:
例:
方法:
按二进制展开式展开,即将每位的系数乘以该位的权值,然后各项乘积相加,就可得到等值的十进制数。
二-十转换,例:
将二进制数101.11转换为十进制数:
二十六转换,例:
将(01011110.10110010)2化为十六进制,十六二转换,例:
将(8FAC6)16化为二进制,八进制数与二进制数的转换,例:
将(011110.010111)2化为八进制,例:
将(52.43)8化为二进制,对于一个多位的十进制数,需要有与十进制位数相同的几组BCD代码来表示。
例如:
(四)用BCD代码表示十进制数,逻辑代数基础,1)逻辑函数2)逻辑代数的基本公式和常用公式3)逻辑函数的表示方法4)逻辑函数的化简法,与运算,或运算,非运算,异或运算,同或运算,真值表,逻辑式,逻辑图,波形图,卡诺图,逻辑化简,基本名词:
三种基本逻辑运算的图形符号,与,或,非,异或逻辑,若两个输入变量的值相异,输出为1,否则为0。
同或运算,若两个输入变量的值相同,输出为1,否则为0。
同或逻辑表达式,2.3.1基本公式,根据与、或、非的定义,得表2.3.1的布尔恒等式,若干常用公式,最小项的性质,在输入变量任一取值下,有且仅有一个最小项的值为1。
全体最小项之和为1。
任何两个最小项之积为0。
n个变量均以原变量和反变量的形式在m中出现一次。
对于n变量函数有2n个最小项,逻辑函数的最简形式最简与或-包含的乘积项已经最少,每个乘积项的因子也最少,称为最简的与-或逻辑式。
化简步骤:
-用卡诺图表示逻辑函数-找出可合并的最小项-化简后的乘积项相加(项数最少,每项因子最少),用卡诺图化简函数,2、用卡诺图化简逻辑函数的一般步骤,A.画出逻辑函数的卡诺图。
X,B.合并最小项,即将相邻的为1的方格圈成一组。
C.将所有包围圈对应的乘积项相加。
用卡诺图化简逻辑函数,例:
A,BC,试用卡诺图化简逻辑函数,L=AC+AC+B,a、画出逻辑函数的卡诺图,试用卡诺图化简逻辑函数,b、化简逻辑函数,A,BC,组合逻辑电路,1)组合逻辑电路的特点2)组合逻辑电路分析方法3)组合逻辑电路的设计方法4)组合逻辑电路中的竞争冒险,组合逻辑电路,真值表,卡诺图,编码器,译码器/数据分配器,数据选择器,数值比较器,算术运算电路,基本名词:
组合逻辑电路的特点,逻辑电路,1.根据逻辑图写出输出函数的逻辑表达式,2.列写真值表。
3.确定逻辑功能:
解:
输入变量的取值中有奇数个1时,L为1,否则L为0,电路具有为奇校验功能。
如何实现组合逻辑电路设计:
如表决器,交通灯。
设计一个监视交通信号灯状态的逻辑电路,如果信号灯出现故障,Z为1,否则为0,画电路,1.抽象输入变量:
红(R)、黄(A)、绿(G)输出变量:
故障信号(Z)2.写出逻辑表达式,设计举例:
设计举例:
3.选用小规模集成门电路4.卡诺图化简5.画出逻辑图,图4.2.4与门、或门,设计逻辑电路设计一个三人投票表决器,三个投票人分别为A、B、C,按规定只要二人以上同意才能通过。
解:
第一步:
由逻辑关系列出真值表,首先指明逻辑符号取“0”、“1”的含义。
三个按键A、B、C同意时为“1”,不同意为“0”。
输出是F,输出为“1”表示通过(多数赞成),为“0”表示不通过。
真值表,第二步:
由真值表写出逻辑函数表达式,第三步:
化简逻辑函数表达式,法1:
用卡诺图化简,第四步:
根据化简后的表达式画逻辑电路图,能将每一个编码输入信号变换为不同的二进制的代码输出。
如8线-3线编码器:
将8个输入的信号分别编成8个3位二进制数码输出。
1、)编码器(Encoder)的概念,二进制编码器的结构框图,译码:
译码是编码的逆过程,它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态,如高、低电平信号),译码器的概念与分类,译码器:
具有译码功能的逻辑电路称为译码器。
译码器/数据分配器,逻辑图,74HC138集成译码器功能表,74LS151功能框图,集成电路数据选择器,8选1数据选择器74HC151,74LS151的功能表,比较Y与L,当D3=D5=D6=D7=1D0=D1=D2=D4=0时,,Y=L,课后作业4.184.20,试用8选1数据选择器设计,解:
例试用8选1数据选择器74LS151产生逻辑函数,锁存器和触发器,1)锁存器、触发器的电路结构和工作原理2)SR触发器、JK触发器、D触发器及T触发器的逻辑功能3)锁存器、触发器的动态特性,SR触发器、JK触发器、D触发器及T触发器,基本名词:
2.D触法器的逻辑功能,特性方程,Qn+1=D,状态转换图,动作特点:
电路在CP的上升沿对信号敏感,并产生状态变化。
次态与CP的上升沿前一瞬间的状态相同,D触发器,功能表,特性方程,JK触发器的逻辑功能,逻辑符号,T触发器,特性方程,状态转换图,逻辑符号,具有保持和翻转功能,时序逻辑电路,1)时序逻辑电路的描述方式及其相互转换2)时序逻辑电路的分析方法3)时序逻辑电路的设计方法4)典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用,同步,异步,穆尔型,米利型,输出方程,激励方程,状态方程,寄存器,移位寄存器,计数器,基本名词:
时序电路功能的表达方法,输出方程:
Of1(I,S),激励方程:
Ef2(I,S),状态方程:
Sn+1f3(E,Sn),1、逻辑方程组,时序电路功能的四种描述方法:
逻辑方程式、状态表、状态图和波形图。
表达输出信号与输入信号、状态变量的关系式,表达了激励信号与输入信号、状态变量的关系式,表达存储电路从现态到次态的转换关系式,分析同步时序逻辑电路(见书例题,课后作业),1.了解电路的组成:
电路的输入、输出信号、触发器的类型等,.确定电路的逻辑功能.,.列出状态转换表或画出状态图和波形图;,2.根据给定的时序电路图,写出下列各逻辑方程组:
()电路的输出方程;,()各触发器的激励方程组;,(3)状态方程组:
将每个触发器的激励方程代入其特性方程得状态方程.,同步时序逻辑电路的设计(见书例题),时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求,设计出能实现给定逻辑功能的电路。
设计同步时序逻辑电路的一般步骤,状态编码(计数个数);,4、选择触发器的类型,6、画出逻辑图并检查自启动能力。
给每个状态赋以二进制代码的过程。
根据状态数确定触发器的个数,,5、求出电路的激励方程和输出方程;,若干典型的时序逻辑集成电路,寄存器,寄存器:
是数字系统中用来存储代码或数据的逻辑部件。
它的主要组成部分是触发器。
一个触发器能存储1位二进制代码,存储n位二进制代码的寄存器需要用n个触发器组成。
寄存器实际上是若干触发器的集合。
移位寄存器,移位寄存器是既能寄存数码,又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。
计数器,计数器的基本功能是对输入时钟脉冲进行计数。
它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。
74LVC160逻辑功能表,采用反馈置数法和清零法,如何构成九进制,十进制计数器?
异步清零,1:
利用异步清零输入端,构成九进制加计数器。
构成任意进制加计数器,同步置零,构成任意进制加计数器。
2:
利用同步置数端,构成九进制加计数器,异步清零,利用异步清零输入端,构成十进制加计数器。
任意进制加计数器,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 期末 复习