低频数字式相位测量仪1.docx
- 文档编号:10810387
- 上传时间:2023-02-23
- 格式:DOCX
- 页数:17
- 大小:172.16KB
低频数字式相位测量仪1.docx
《低频数字式相位测量仪1.docx》由会员分享,可在线阅读,更多相关《低频数字式相位测量仪1.docx(17页珍藏版)》请在冰豆网上搜索。
低频数字式相位测量仪1
2003年全国大学生
电子设计竞赛
低频数字式相位测量仪C1
青岛建筑工程学院
指导老师:
赵艳秋张民张天开参赛队员:
赵玉军房瑞金胡明辉
2003年9月15日至18日
技术要求:
1.基本要求
1.设计并制作一个相位测量仪,
a.频率范围:
20HZ——20KHZ。
b.相位测量仪的输入阻抗≥100K
c.允许两路输入正弦信号峰-峰值可分别在1V-5V范围内变化
d.相位测量绝对误差≤2°
e.具有频率测量及数字显示功能
f.相位差数字显示:
相位读数为0°~359.9°,分辨率为0.1°
2.参考图2制作一个移相网络
a.输入信号频率:
100HZ,1KHZ,10KHZ
b.连续相移范围:
-45°~+45°
c.A`,B`输出的正弦信号峰-峰值可分别在0.3V~0.5V范围内变化。
2.发挥部分
1.设计并制作一个数字式移相信号发生器,用以产生相位测量仪所需的输入正弦信号,要求:
a.频率范围:
20HZ-20KHZ,频率步进为20HZ,输出频率可预置
b.A,B输出的正弦信号峰-峰值可分别在0.3v-0.5v范围内变化
c.相位差范围为0~359°,相位步进为1°,相位差可预置。
d.数字显示预制的频率,相位差值。
⑵.在保持相位测量误差和频率范围不变的条件下,扩展相位测量仪输入正弦电压峰-峰值至0.3-0.5v范围
⑶.用数字信号发生器校验相位测量仪,自选几个频点,相位差值和不同幅度进行校验
⑷.其他
系统功能实现及特色:
相位测量仪
本设计保证了频率范围为20HZ-20KHZ,由于单片机的晶振为11.0592MHZ,它执行一个机器周期不到1us,所以,频率范围还可以进一步扩大。
输入阻抗的实现,我们采用了前端加射极跟随器的方式提高了输入阻抗
对于正弦峰-峰值,我们采用了过零比较器实现了信号周期的采集,芯片采用LS324其正负电压后为(-12,+12),完全满足1V-5V正弦波峰-峰值的要求
数字显示:
我们利用了8个数码管,采用静态显示方式,最后两个‘米’字型16段数码管可显示26个英文字母和两个希腊字母,我们利用两个‘米’字数码管来显示单位。
相位差及周期的测量:
把相位差转换成脉冲个数,由于机器的晶振固定这样就把相位差及周期问题转换成时间问题,同时利用单片机RD2内部资源定时器0,定时器2,周期采用定时器2的捕捉方式。
移相网络:
本设计基于移相网络的原理,指导公式,分析判断出移相为-45°,45°,
0°时滑动电阻的状态,进一步设计
本设计基本完成了-45°到正+45°的移相网络
数字式移相信号发生器:
频率范围的设计:
我们利用8253进行分频,4MHZ使得分频后的步进度虽不是20HZ,但比20HZ更细
dac0832的参考电压设计,使A,B正弦波信号幅值从0-5V分成255份,可变化正弦波的幅值
相位通过CPLD设计完成了步进为1°,相位差可预置
我们该设计是用了中文液晶显示,实现了中文显示和图形显示。
特色:
CPU为RD2,大容量,内置看门狗,具有在线下载和在线调试功能
中文液晶显示,同时增加了图形显示功能
移植了DDS技术,使用了CPLD与单片机相结合技术
利用8253分频,提高分频能力
利用0832改变参考电压,实现了0-5V幅值可调
使用了16段‘米’字型数码显示
使用了定时器2的捕捉方式
摘要:
低频式数字相位测量仪的设计制作包括相位测量仪,和数字式移相信号发生器和移相网络三部分。
数字式相位测量仪利用单片机和逻辑电路相结合具有相位测量和液晶数字显示等功能
移相网络利用RC网络和电压跟随器及同相输入的比例放大电路和复杂的可变成逻辑器中(CPLD)
关键词:
相位差,相位测量,移相信号发生器,可编程逻辑器件。
方案选择:
一.分离元件设计方案
本方案利用大量数字芯片,通过各种逻辑关系构成,但由于芯片无编程性,如果完成本次大赛的所有要求难度较大,只能完成部分功能,同时电路复杂
二.专用集成芯片设计方案
可利用专用移相芯片设计,对于本次大赛,失去了大赛的意义,所以也不采用
三.本着学习新技术,以高新技术为参赛原则,我们采用了DDS与CPLD机构结合的原则,首先将DDS技术有机的移植到CPLD上,来作为组成的特色和亮点,DDS本身的原理是以数控震荡器的的方式产生频率,相位可控制的正弦波,电路一般包括基准时钟,频率累加器,幅度/相位转换电路,D/A转换器和低通滤波器等,我们用CPLD完成了正弦波相位累加等设计工作,利用2746存放的原始波形,DAC0832把数字量变成模拟量进行输出。
频率的改变:
我们利用了外围芯片8253,其输入晶振为4MHZ,通过对4MHZ进行分频处理而产生不同的频率值。
我们采用了双路正弦波产生电路设计方案,这样通过两路相同的设计实现了A,B两路的模拟信号,实现了A,B同周期信号的产生。
幅值的改变:
由于0832的参考电压不同,则输出不同的特性,我们采用了一片0832作为参考电压的产生,这样,8位数字量使得我们进一步把0-5V电压分成了256份,也就相当于把A,B两路的模拟信号幅值从0到5V分成了256份,进行了调幅。
移相网络部分
移相网络原理图
①移相原理公式:
U0与Ui的相位差
可见,调节R4,R3及WCR均可调节相位,调节Rf,Rn,R3,R4,w,可以调节幅值
②参数配合
若R4=R3时,£=0
若R4=0,R3=R1,£=-arctan(wcr)
取£=-45°时,wcr=1
若R3=0,R4=R1,£=arctan(1/wcr)
取£=45°时,wcr=1
RC=1/W=1/2Πf⑴若f=100HZC=100NF则R=15.9K
⑵若f=1KHZC=47NF则R=3.38K
⑶若f=10KHZC=7NF则R=2.27K
数字式信号发生器部分
一.信号发生原理
本模块是基于DDS技术,实现了数字式信号发生器,DDS原理上是一个分频器。
DDS(直接数字式频率合成器)原理框图如下:
fc
频控字K
相控字P
fo
幅控字A
参考信号为高稳晶振,其输出信号用于提供DDS各种部件的同步工作,相位累加器是DDS的核心,它由一个N位字长的二进制加法器和一个由时钟fc取样的N位寄存器组成,作用是对频率控制字K进行线形累加,波形存储器中存储的是一张函数的波形查询表,对应不同的相位码址输出不同的相位码址输出不同的幅度编码。
当相位控制字为0,幅度控制字为1时,相位累加器输出相位序列对波形存储器寻址,得到一系列离散的幅度编码。
该幅度编码经D/A转换后得到对应的阶梯波,最后经低通滤波器平滑后得到想要的模拟波形。
二.液晶显示模块
液晶显示模块是128×64点阵的汉字图形型液晶显示模块,可显示汉字及图形,内置国标GB2312码简体中文字库(16X16点阵)、128个字符(8X16点阵)及64X256点阵显示RAM(GDRAM)。
可与CPU直接接口,提供两种界面来连接微处理机:
8-位并行及串行两种连接方式。
具有多种功能:
光标显示、画面移位、睡眠模式等
1.显示资料RAM(DDRAM)
显示资料RAM提供64×2个位元组的空间,最多可以控制4行16字(64个字)的中文字型显示,当写入显示资料RAM时,可以分别显示CGROM、HCGROM与CGRAM的字型;ST7920A可以显示三种字型,分别是半宽的HCGROM字型、CGRAM字型及中文CGROM字型,三种字型的选择,由在DDRAM中写入的编码选择,在0000H—0006H的编码中将自动的结合下一个位元组,组成两个位元组的编码达成中文字型的编码(A140—D75F),各种字型详细编码如下:
1.显示半宽字型:
将8位元资料写入DDRAM中,范围为02H—7FH的编码。
2.显示CGRAM字型:
将16位元资料写入DDRAM中,总共有0000H,0002H,0004H,0006H四种编码
3.显示中文字形:
将16位元资料写入DDRAMK,范围为A1A1H—F7FEH的编码。
2.绘图RAM(GDRAM)
绘图显示RAM提供64×32个位元组的记忆空间,最多可以控制256×64点的二维也纳绘图缓冲空间,在更改绘图RAM时,先连续写入水平与垂直的坐标值,再写入两个8位元的资料到绘图RAM,而地址计数器(AC)会自动加一;在写入绘图RAM的期间,绘图显示必须关闭。
3.液晶硬件接口
1、逻辑工作电压(VDD):
4.5~5.5V
2、电源地(GND):
0V
3、LCD驱动电压(V0):
0~-10V
4、工作温度(Ta):
0~55℃(常温)/-20~70℃(宽温)保存温度(Tstg):
-10~65℃(常温)
本次大赛,为了充分体现人机界面的友好度,采用了这款中文带字库的液晶显示屏,并采用了字库与图形方式相结合的显示方式,在系统运行时,加入了开机画面,系统菜单等,提高了与用户的互动性,用户可以根据界面来进行相应的操作。
液晶显示屏是挂在总线的接口上,采用了并行的输入输出方式,开机时液晶屏复位,同时开背光电源,进入等待状态。
采用液晶显示器首先是显示的信息量大,可视性强,并且可以避免LED数码管的动态扫描,对程序的整体框架有了很大的改进。
二.最小系统模块
此最小系统板模块采用总线式结构,总线上挂有键盘,液晶显示器,以及ISP在线下载的串行口,最小系统是以PHILIP公司的89C51RD2为核心,RD2的工作频率高,对于系统速度有很很大的提高,内不有64K的程序存储区和1K的数据存储区,基本上可以满足开发着对大存储空间的要求,这款CPU还集成有看门狗,并且具有ISP在先下载和IAP在先调试功能,可以使用户方便的对系统进行调试和软件升级。
其40引脚与INTEL公司的AT89C51完全兼容。
相位测量部分
一.相位测量原理
A
INT0
EXF2
B
VCC
原理图
A,B为同周期正弦波信号,经过射极跟随器,送入过零比较器LM324,使之输出矩形波信号,并且具有相同的周期特性,但由于A,B两信号相位的差异,使得矩形波的高低电平时刻有差异,高低电平相反的时间段为相位差的时间,这样就把相位转换成了时间,通过异或门得到输出信号E是一个与A,B两信号之间的相位差成正比例的脉冲序列信号;脉冲序列信号输入到RD2CPU,经运算处理后,结果输出到显示器上显示,也可通过打印机接口打印输出。
阻抗的提高:
由于设计要求输入阻抗,我们在信号输入比较器前加了射极跟随器。
相位的判别:
在相位的超前,迟后的判断问题,我们选用了D触发器,V1整形后的信号送D触发器的D端,V2整形后的信号送CLK,那么如果Q端送CPU的P1口,V1超前V2则Q端为1,V2迟后V1则Q端为0
相位测量的方法:
1.根据定义,周期同为T的两个同频信号,其相差为£,过零点的时间差为t,则T/360=
t/£,即£=360*t/T,式中360/T为常数,可又用户在程序内部设定或直接在CPU中预置,t即为E信号的脉冲宽度。
2.CPU中有两个定时记数器,他们可以方便的进行内部定时和外部记数,若C/ ̄t=0时,则CPU处于内部记数状态,此时,若设定TR0=和GATE=1,则T0是否记数取决于INT0的信号;当INT0由0→1时,T0记数;当INT0由1→0时,停止记数。
这样,将E信号接在INT0上,就可以方便的求出E的脉宽t
3.相位差的脉冲宽度信号直接送CPU外部中断INT0,利用单片机定时器0的定时方式,利用门控和单片机的时钟周期,测的脉冲个数,从而得出相位差
t
int0
等E,
开T0停止T0
脉冲宽度测量
4.为了提高精度,可进行多次测量,并求其平均值。
测量次数可由程序内定,也可由CPU口直接预制。
№Y
N
Y
Y
N
Y
N
№Y
相位脉宽测量
周期测量方法:
主要应用了定时记数器2的捕捉方式,其中EXEN2=1,在T2EX上的负跳变信号作用下,分别被捕获在RCAP2H和RCAP2L寄存器中。
该负跳变信号将使外部标志EXF2置1。
二.最小系统
最小系统是以PHILIP公司的89C51RD2为核心,RD2的工作频率高,对于系统速度有很很大的提高,内不有64K的程序存储区和1K的数据存储区,基本上可以满足开发着对大存储空间的要求,这款CPU还集成有看门狗,并且具有ISP在先下载和IAP在先调试功能,可以使用户方便的对系统进行调试和软件升级。
其40引脚与INTEL公司的AT89C51完全兼容。
三.键盘显示
设计方案
本设计采用串入并出74LS595通过级联实验,具体如电路原理图所视
本设计采用LED实现,其中8段数码管用了6个,16段彩色数码管2个。
我们利用彩色数码管显示单位,如:
微秒‘us’,赫兹‘HZ’,度‘°’。
这样就解决了8段数码管所存在显示信息量少的问题。
同时,采用了10片74LS595级联,实现了8个数码管显示,采用74LS595,数据线通过SDAT输入时钟,通过一个SCLK信号,10片74LS95达到了时钟同步,同理,HOLD信号使10片74LS595同步锁存输出,采用74LS595,节省了CPU的口线,同时又逼开了动态扫描带来的定时扫描问题,为解决80个限流电阻问题,线路利用+5v电源通过4个硅二极管降压,每个二极管压降为0.5v~~0.7v,四个为2.0v~~2.8v,这样在每个发光二极管上的压降在2.2~~3.0v之间,也能使得发光二极管正常工作,同时也解决了多个排电阻焊接所带来的不便。
显示功能:
⑴.周期XXXXXus
⑵.频率HZ
⑶.相差XXX.X°
⑷.电子钟显示,可预置
结束语:
本次大赛的题目充分体现了当今时代对数字化的高要求,同时要求利用成熟的技术与新技术结合,充分发挥各自的功能,甚至提高到更高的性能,本着这个原则,我们充分利用的现有的条件,基本上完成了题目的要求,希望本次大赛能够圆满成功!
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 低频 数字式 相位 测量仪