数字电子时钟实验报告记录.docx
- 文档编号:11180390
- 上传时间:2023-02-25
- 格式:DOCX
- 页数:11
- 大小:611.31KB
数字电子时钟实验报告记录.docx
《数字电子时钟实验报告记录.docx》由会员分享,可在线阅读,更多相关《数字电子时钟实验报告记录.docx(11页珍藏版)》请在冰豆网上搜索。
数字电子时钟实验报告记录
数字电子时钟实验报告记录
————————————————————————————————作者:
————————————————————————————————日期:
华大计科学院
数字逻辑课程设计说明书
题目:
多功能数字钟
专业:
计算机科学与技术
班级:
网络工程1班
姓名:
刘群
学号:
1125111023
完成日期:
2013-9
一、设计题目与要求
设计题目:
多功能数字钟
设计要求:
1.准确计时,以数字形式显示时、分、秒的时间。
2.小时的计时可以为“12翻1”或“23翻0”的形式。
3.可以进行时、分、秒时间的校正。
二、设计原理及其框图
1.数字钟的构成
数字钟实际上是一个对标准频率�(1HZ)进行计数的计数电路。
由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路。
图1所示为数字钟的一般构成框图。
图1数字电子时钟方案框图
⑴多谐振荡器电路
多谐振荡器电路给数字钟提供一个频率1Hz的信号,可保证数字钟的走时准确及稳定。
⑵时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。
其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器。
而根据设计要求,时个位和时十位计数器为24进制计数器。
⑶译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。
⑷数码管
数码管通常有发光二极管(LED)数码管和液晶(LCD)数码管。
本设计提供的为LED数码管。
2.数字钟的工作原理
⑴多谐振荡器电路
555定时器与电阻R1、R2,电容C1、C2构成一个多谐振荡器,利用电容的充放电来调节输出V0,产生矩形脉冲波作为时钟信号,因为是数字钟,所以应选择的电阻电容值使频率为1HZ。
⑵时间计数单元
六片74LS90芯片构成计数电路,按时间进制从右到左构成从低位向高位的进位电路,并通过译码显示。
在六位LED七段显示起上显示对应的数值。
⑶校时电源电路
当重新接通电源或走时出现误差时都需要对时间进行校正。
通常,校正时间的方法是:
首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。
根据要求,数字钟应具有分校正和时校正功能。
因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图8所示即为带有基本RS触发器的校时电路。
三、元器件
1.实验中所需的器材
单刀双掷开关4个�.
5V电源�.
共阴七段数码管6个�.
74LS90D集成块6块�.
74HC00D6个
LM555CM1个
电阻6个
10uF电容2个
2.芯片内部结构及引脚图
图2LM555CM集成块
图3 74LS90D集成块
五、各功能块电路图
1秒脉冲发生器主要由555定时器和一些电阻电容构成,原理是利用555定时器的特性,通过电容的充放电使VC在高、低电平之间转换。
其中555定时器的高、低电平的门阀电压分别是2/3VCC和1/3VCC当电容器充电使VC的电压大于2/3VCC则VC就为高电平,然
而由于反馈作用又会使电容放电。
当VC小于1/3VCC时,VC就为低电平。
同样由于反馈作用又会使电容充电。
通过555定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到1HZ的信号。
其中555定时器的一些功能对照后面目录。
其中
555定时器组成的脉冲发生器电路见附图4.
图4555定时器组成的脉冲发生器
由于我们要得到1HZ的信号,所以我们就可以通过555定时器充放电一次所需的时间的公式。
将那时间设为1S�,然后设定两个电阻计算出另外那个电容值.在设定电阻值时我们要记住将电阻值设为比较常用的那种电阻值,得到的电容值也尽可能让它是比较普遍使用
的。
这样就避免了在实际组装过程中很难买到当初设定的那电阻和计算出的电容值。
在这次设定中我们设定的电阻值RA=10KΩ,RB=62kΩ,C=10uF经公式�:
f=1.43÷【(RA�+2�×�RB)×C】
可得近似为1HZ。
2、利用一个LED数码管�,一块74LS90D连接成一个十进制计数器,电路在晶振的作用下数码管从0—9显示�。
见图5。
图5
3、利用2片74LS90D芯片连接成一个六十进制电路,电路可从0—59显示。
第一片74LS90D芯片构成10进制计数器,第二片74LS90D芯片构成6进制计数器。
74LS90D具有异步清零功能。
在第一片74ls90构成的十进制计数器中,当第十个脉冲来到时。
此时他的四级触发器的状态为“1001”。
这时他就会自动清零。
同时给第二片74ls90构成的6进制计数器进一,第六个脉冲进位到来时,此时第二片74ls90芯片的触发器的状态为“0110”,这时QB,QC均为高电平。
将QB与RO1相连,将Ro2与Qc相连,就会进行异步清零。
如此循环就会构成60进制计数器�.见附图6.
图6十六进制电路
4、利用2片74LS90D芯片构成24进制计数器。
一片构成二进制计数器,一片构成四进制计数器。
由于74LS90D芯片清零是由两个清零端控制的,所以当第24个脉冲到来时,第一片74lLS90D芯片的Qc为高电平。
第二片74LS90D芯片的Qb为高电平,让第一片74LS90D芯片的Qc与两片芯片的Ro1相连�.让第二片74ls90芯片的QB与两片芯片的Ro2相连。
当第24个脉冲到来时就会进行异步清零。
如此循环就会构成24进制计数器。
见附图7.
图724进制电路
5、数字钟电路由于秒信号的精确性和稳定性不可能坐到完全准确无误,又因为电路中其他的原因数字钟总会产生走时误差的现象。
所以,电路中就应该有校准时间功能的电路。
在这次设计中教时电路用的是一个RS基本触发器的单刀双置开关,每搬动开关一次产生一个计数脉冲�.实现校时功能。
见附图8。
7、利用两个六十进制和一个二十四进制连接成一个时、分、秒都会进位的电路总图。
见附图8
图8总电路图
六、心得体会
在这次设计中我们深深地体会到了理论跟实践的不同,理论学的再好不会动手那也只能是纸上谈兵。
我们了解了集成电路芯片的型号命名规律,懂得了没有某种芯片时的替代方法,以及在网上查找电子电路资料的方法,掌握了各芯片的逻辑功能及使用方法,进一步熟悉了集成电路的引脚安排,掌握了数字钟的设计方法,明白了数字钟的组成原理以及工作原理。
掌握了计数器的工作原理,以及计数器进制的组成方法和级联方法,实现了一次理论指导实践、理论向实践过渡的跨越,虽然期间遇到一些困难,但这些困难却增强了我们分析问题、解决问题的能力,使我们以后不仅只学习书本中的理论知识,而且知道学以致用,动过动手实践是我们对书本中的理论知识掌握地跟牢固、理解地跟深刻,这对我们今后的工作及学习有积极的影响。
这次课程设计不仅再次复习了数字电子和模拟电子,而且让我对于芯片的使用更加了解。
增加了我的动手操作能力,加深了对该软件的了解。
这就是这次课程设计的成果,相信这些实际的操作经验会是我们以后的宝贵财富。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子 时钟 实验 报告 记录