合肥工业大学数字电路课程设计之电子时钟实验报告1Word格式文档下载.docx
- 文档编号:14747093
- 上传时间:2022-10-24
- 格式:DOCX
- 页数:12
- 大小:658.82KB
合肥工业大学数字电路课程设计之电子时钟实验报告1Word格式文档下载.docx
《合肥工业大学数字电路课程设计之电子时钟实验报告1Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《合肥工业大学数字电路课程设计之电子时钟实验报告1Word格式文档下载.docx(12页珍藏版)》请在冰豆网上搜索。
数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号,作为数字种的时间基准,要求震荡频率为1HZ,为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。
“时计数器”采用24进制计数器,可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
根据题设要求,可得题设的总体设计思路框架如下:
方案一:
利用编码器74Ls192芯片对电路进行输入设计。
利用74LS192对芯片1kHz的输入信号进行分频,得到1HZ的秒脉冲分信号。
再利用74LS192进行产生秒,分,时,最后在数码管上显示出来。
方案二:
利用编码器74Ls92芯片对电路进行输入设计。
利用74LS92对芯片1kHz的输入信号进行分频,得到1HZ的秒脉冲分信号。
方案三:
编程实现数字时钟。
方案比较:
方案
电路难易程度
实现成本
其它
方案一
简单
低
电路简单,不易调试
方案二
电路简单,容易实现,但无74LS92芯片
方案三
难
高
需要编程,比较难
综上可知:
方案一是最优方案,设计思路清晰,电路简单易实现,原材料可得;
故选择第一种方案。
3、单元电路设计
整个电路分为振荡电路部分,分频电路部分,秒计数电路部分,分计数电路部分,小数计数部分和整点报时部分,校时电路部分七个部分组成。
(1)振荡电路部分:
振荡电路部分要求产生精度较高的1KHz的信号,可用555定时器产生。
多谐振荡器也称无稳态触发器,它没有稳定状态,同时无需外加触发脉冲,就能输出一定频率的矩形波形(自激振荡)。
用555实现多谐振荡,需要R1,R2和电容,并接+5V的直流电源。
555芯片的引脚图:
电路设计图如下:
振荡周期:
T=0.69(R1+2R2)C;
其中当R1=5.1K,R2=4.2K,C1=0.1uF,C2=0.01uF。
因为电路总存在误差,最后在实际电路中把R1设为电位器,使其可调节。
(2)分频电路部分:
利用74LS192把产生1KHz的信号分频为1Hz的秒脉冲信号,其原理图如下:
(3)秒计数电路部分:
秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。
当计数到59时清零并重新开始计数。
秒的个位部分的设计:
利用十进制计数器74LS192设计10进制计数器显示秒的个位。
个位计数器由0增加到9时产生进位,连在十位部计数器脉冲输入端CP,从而实现10进制计数和进位功能。
利用74LS192设计6进制计数器显示秒的十位,当十位计数器由0增加到5时利用反馈清零法清除,同时产生一个脉冲给分的个位。
所用到的74LS192芯片为资料为:
仿真电路中所使用的是74LS161芯片,其逻辑功能与74LS192几乎一样,故设计出的秒计数电路为:
(4)分计数电路部分:
分的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器。
分的个位部分的设计:
利用74LS192设计6进制计数器显示分的十位,当十位计数器由0增加到5时利用反馈清零法清除,同时产生一个脉冲给时的个位。
设计的电路图如下:
(4)时计数电路部分:
来自分计数电路的进位脉冲使时的个位加,个位计数器由0增加到9是产生进位,连在十位计数器脉冲输入端CP,当十位计到2且个位计到3是经过74LS192与门产生一个清零信号,将所有时的个位与十位都清零。
电路原理图如下:
(6)整点报时部分电路:
当59分50秒开始,进行预报时,每当个位数为奇数时蜂鸣器响一声,共5声。
在此电路中不用常规中的报时电路那么复杂,而是巧用74LS148芯片;
把判断59分,50秒,的电平线接入到74LS148的输入端,当达到59分50秒+秒的个位为奇数时,芯片的GS端恰好输出低电平来判断是否该进行报时,此方法简单易懂,而且电路连接不复杂。
原理图如下:
其中74LS148的相关资料如下:
(7)校时电路
数字钟应具有秒校时,分校正和时校正功能,因此,应截断秒个位,分个位和时个位的直接计数通路,并采用正常计时信号与校正信号两信号进行或后接入其中。
这里利用轻触开关来实现校时功能,轻触开关的一端接高电平,另一端接时或分的个位,秒的个位的CP,当按下轻触开关时,时或分或秒的个位就会加1,这样就能实现校时功能。
4.总的电路原理图如下:
将设计的各个单元电路进行级联,得到数字电子钟系统电路原理图如下:
材料清单:
编号
类型
数量
1
555
2
74LS192
9
3
74LS00
4
74LS04
5
74LS08
6
74LS148
7
R1
5K电位器
8
R2
4.7K
C1
0.01uF
10
C2
0.1uF
5.调试分析及调试中所遇问题及解决方法。
在按原理图连接好电路后,并不能成功的工作;
故进行一步一步的调试;
在调试过程中需要对电路的原理必须掌握,在这种我遇到很多问题,但在自己仔细琢磨和请教老师下,都一一的解决了。
调试遇到问题
分析问题
解决方法
问题1
10进制,就开始进位
反馈清零信号不对
不用进位信号清零,用8+2与反馈清零法
问题2
分频后秒脉冲较快
产生的1KHz
的信号频率不准确
(1)调节振荡电路电位器
(2)分频加大模值
问题3
时计数部分由23直接变为04
当24时,忘记清除个位
添加清除个位的电路后,问题解决
问题4
数码管偶尔乱码
电路接触不良
选择较好的导线,确保每一次连线稳固
在排除完电路中上述问题后,电路正常工作。
打开电路时,随机产生一个时间,调节到目的时间,并按24小时时间值进行,当达到整点时,能进行整点报时,且误差很低。
综上述,电路完全符合要求。
6.心得和体会。
通过这次对数字电子钟的设计作,让我了解了电路设计的基本步骤,也让我了解了关于数字钟的原理与设计理念,要设计一个电路先进行软件模拟仿真再进行实际的电路制作,不能直接的去连电路。
但是最后的成品却不一定与仿真时完全一样,因为,再实际接线中有着各种各样的条件制约着。
还有我们不能直接的拿其他人的电路来直接用,而是应该通过对数字电路的了解,和相关芯片的功能的了解,结合自身知识,参考他人电路,设计出自己的数字电子时钟。
这次试验,让我收获很多,学到了理论之外的一些知识,提高了自己的动手能力和分析问题处理问题的能力。
最后谢谢许良凤老师在试验中给与悉心的指导。
7.参考资料。
[1]谢自美.电子线路设计.实验.测试[M],武昌:
华中理工大学出版社
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 合肥 工业大学 数字电路 课程设计 电子 时钟 实验 报告