西电微机原理课程设计报告11级Word文档格式.docx
- 文档编号:19756307
- 上传时间:2023-01-09
- 格式:DOCX
- 页数:14
- 大小:665.26KB
西电微机原理课程设计报告11级Word文档格式.docx
《西电微机原理课程设计报告11级Word文档格式.docx》由会员分享,可在线阅读,更多相关《西电微机原理课程设计报告11级Word文档格式.docx(14页珍藏版)》请在冰豆网上搜索。
二、8088CPU及其总线形成
微处理器(microprocessor)也称中央处理单元(centralprocessingunit,CPU),它是由超大规模集成电路构成的具有运算功能的逻辑部件。
以CPU为核心可以构成计算机系统,这里简单介绍一下介绍8088CPU及外部结构。
1.外部结构微处理器的外部结构如图1所示。
8088CPU片有40个管脚,微处理器的外部结构过这些引脚与外部的逻辑部件连接,完成信息的交换。
CPU的这些引脚信号称为微处理器级的总线,它应该能够完成下列功能:
(1)与存储器之间交换信息(指令及数据);
(2)与I/O设备之间交换信息;
(3)能输入和输出必要的信号。
总线是用于连接CPU与其他部件的一组连线。
总线从功能上可分为三种:
(1)数据总线(databus):
传送信息。
(2)地址总线(addressbus):
传送地址码。
(3)控制总线(controlbus):
传送控制信号。
8088CPU有8条数据总线、20条地址总线和16条控制总线。
存储器由几个模块组成,每个模块包含有多个存储单元,每个存储单元可存储指令和数据,每个存储单元都有一个唯一的地址,CPU依据这个地址来存取指令和数据,用地址高位来区分模块。
I/O接口是连接CPU与I/O设备的控制电路,在I/O接口中,有一个I/O端口寄存器,用于与CPU之间的数据交换,计算机也为其分配一个地址(端口地址),CPU也是依据这个地址与端口打交道的。
存储器和I/O端口都是以字节为单位存放的。
字符的ASCII码为7位代码,
所以也用8位表示,一个字包含两个字节16位
在8088微机系统中,采用20位地址对存储器进行编址,可寻址的地址范围为220=1M;
采用低16位地址对I/O端口编址,可寻址216=65536个端口寄存器。
2.8088CPU的引脚功能及时序
(1)MN/MX(输入)为工作方式控制线。
接+5V时,8088工作在最小方式;
接地时,8088工作在最大方式。
(2)CLK(输入)为时钟信号输入端。
CPU在统一的时钟信号CLK控制下,按节拍进行工作。
(3)RESET(输入)为系统复位信号,高电平有效(至少保持4个时钟周期)。
该信号结束后,CPU从存储器的0FFFF0H地址开始读取和执行指令。
(4)地址/数据总线
AD7-AD0(双向,三态)为低8位地址/数据的复用引脚线。
在总线周期的T1状态时,作为地址总线输出低8位地址;
在其他T状态时,作为双向数据总线输出低8位数据。
T1状态输出地址时,需要锁存器进行地址锁存。
A15-A8(输出,三态)为高8位地址总线。
在读写存储器或I/O端口的整个周期中,均输出高8位地址总线。
A19/S6-A16/S3(输出,三态)为分时复用的地址/状态信号线。
在总线周期的T1状态,表现为高4位地址总线,而在其他状态时,用来输出状态信息。
需要地址锁存器对T1状态时的地址进行锁存。
(5)ALE(输出)为地址锁存允许信号,高电平有效。
当ALE信号有效时,表示地址线上的地址信息有效,将地址信息锁存到地址锁存器中。
(6)DT/
(输出,三态)为数据收/发信号,用来控制数据传送方向。
DT/
为低电平时,CPU接收数据;
为高电平时,CPU发送数据。
(7)
(输出,三态)为写信号,低电平有效。
有效时表示CPU正在执行向存储器或I/O端口的输出操作。
(8)
(输出,三态)为读信号,低电平有效。
有效时表示CPU正在执行从存储器或I/O端口输入的操作。
关于其他引脚的介绍,看查阅相关参考资料。
3.最小方式下的总线形成电路
(1)带有三态门输出的锁存器74LS373
74LS373的输出端Q0~Q7可直接与总线相连。
当三态允许控制端OE为低电平时,Q0~Q7为正常逻辑状态,可用来驱动负载或总线。
当OE为高电平时,Q0~Q7呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。
74LS373在实际应用中科作为地址总线或控制总线单向驱动锁存以及输出端口的接口芯片。
(2)双向三态门74LS245
74LS245常用用来驱动LED或者其他的设备,它是8路同相三态双向总线收发器,可双向传输数据。
74LS245还具有双向三态功能,既可以输出,也可以输入数据。
当片选端E低电平有效时,DIR=“0”,信号由B向A传输;
(接收)DIR=“1”,信号由A向B传输;
(发送)当CE为高电平时,A、B均为高阻态
(3)总线形成电路
由于8086/8088采用分时复用的数据/地址总线,为使地址信息在总线周期的其他状态仍保持有效,总线控制逻辑必须有地址锁存器(可采用74LS373),把20位地址进行锁存;
同时使用74LS245形成数据总线电路。
(4)8284时钟发生器
8088工作时,还应包括一个8284A时钟发生器。
8284除了提供频率恒定的时钟信号外,还具有复位信号(RESET)发生电路和准备信号(READY)控制电路。
三、存储器及其扩展
1.静态存储器(SRAM)6264
Intel6264是8K×
8SRAM,单一的+5V电源,所有的输入端和输出端都与TTL电路兼容。
它的电路原理图逻辑符号如图所示。
其中,A0~A12为13根地址线,D0~D7为8位数据线。
/CS1和CS2为片选信号,当两个片选信号同时有效时,即/CS1=0,CS2=1时,才能选中芯片。
/OE为输出允许信号,只有在/OE=0时,即其有效时,才允许该芯片将某单元的数据送到芯片外部的D0~D7上。
/WE为写信号,当/WE=0时,允许将数据写入芯片,当/WE=1时,允许芯片的数据读出。
2.动态存储器EPROM2764
2764EPROM存储器容量为64K,结构为8K*8。
其中,13条地址线A0~A12,8条数据线D0~D7。
/CE和/OE为控制信号有片选引脚,低电平有效时,分别选中芯片和允许芯片输出数据。
2764的编程由编程控制引脚/PGM和编程电源Vpp控制,在编程时,对引脚加较宽的负脉冲;
在正常读出时,该引脚应该无效。
在正常工作时,要求Vpp接+5V;
在编程状态时,要求Vpp接+25V作为编程电压。
3.存储器译码电路
在该设计中选用的ROM模块芯片为EPROM2764,容量为8K*8。
RAM模块芯片为SRAM6264,容量为8K*8。
系统要求由16KB的ROM和16K的RAM组成。
16KB的ROM需要两片2764芯片,16K的RAM需要两片6264芯片。
图中U1和U2两片2764构成16K的ROM模块;
U3和U4两片6264组成16K的RAM模块。
4个芯片的片选信号由74LS138译码器产生。
在该方案中,指定RAM地址为00000H~03FFFH;
ROM地址为04000H~07FFFH;
由于是针对存储器的读写,所以IO/M
应始终为低电平,且要参加译码;
另外WR、RD两引脚也要参与译码。
存储器部分电路如图。
最终我没有采用这种方法,进行了改进,用了一片74LS138来译码最后的结果比这个稍微简单一点。
四.温度AD变换电路
1.ADC0809芯片
ADC0809的引脚定义如右图所示。
共有28个引脚,其中:
D0~D7:
:
输出数据线;
IN0~IN7:
8路模拟电压输入端;
ADDA,ADDB,ADDC:
路地址输入;
ADDA:
最低位;
ADDC:
最高位;
START:
启动信号输入端
ALE:
路地址锁存信号,用来锁存ADDA~ADDC路地址,上升沿有效;
EOC:
变换结束状态信情号,高电平表示—次变换结束;
OE:
读允许信号,高电平有效;
CLK:
时钟输入端;
Vref(+),Vref(-):
参考电压输入端;
Vcc:
5V电源输人;
GND:
地。
ADC0809的时钟为10KHz~1.2MHz。
在时钟频率为640KHz时,其变换时间为100us。
ADC0809的工作时序如下图所示。
由图可以看到,在进行A/D变换时,路地址应先送到ADDA~ADDC输入端。
然后在ALE上输入端加一个正跳变脉冲,将路地址锁存到ADC0809内部的路地址寄存器中。
这样,对应路的模拟电压输入就和内部变换电路接通。
为了启动变换工作序列,必须在START端加一个负跳变信号。
此后变换工作就开始进行,标志ADC0809正在工作的状态信号EOC由高电平(闲状态)变成为低电平(工作状态)。
一旦变换结束,EOC信号就又由低电平变成高电平。
此时只要在OE端加一个高电平,即可打开数据线的三态缓冲器,从D0~D7端数据线读得一次变换后的数据。
2.原理图设计
采用74ls138构成地址译码电路,ref+、ref-外接温度测量电路。
五、8位DA变换接口驱动直流电机
1.数模变换器0832
DAC0832是8位D/A转换器,它采用CMOS工艺制作,具有双缓冲器输入结构,其引脚排列如图所示,
DAC0832各引脚功能说明:
DI0~DI7:
转换数据输入端。
CS:
片选信号输入端,低电平有效。
ILE:
数据锁存允许信号输入端,高电平有效。
WR1:
第一写信号输入端,低电平有效,
Xfer:
数据传送控制信号输入端,低电平有效。
WR2:
第二写信号输入端,低电平有效。
Iout1:
电流输出1端,当数据全为1时,输出电流最大;
当数据全为0时,输出电流最小。
Iout2:
电流输出2端。
DAC0832具有:
Iout1+Iout2=常数的特性。
Rfb:
反馈电阻端。
Vref:
基准电压端,是外加的高精度电压源,它与芯片内的电阻网络相连接,该电压范围为:
-10V~+10V。
VCC和GND:
芯片的电源端和地端。
DAC0832内部有两个寄存器,而这两个寄存器的控制信号有五个,输入寄存器由ILE、CS、WR1控制,DAC寄存器由WR2、Xref控制,用软件指令控制这五个控制端可实现三种工作方式:
直通方式、单缓冲方式、双缓冲方式。
三种工作方式区别是:
直通方式不需要选通,直接D/A转换;
单缓冲方式一次选通;
双缓冲方式二次选通。
2.直流伺服电机
直流伺服电机的工作原理与一般直流电动机的工作原理市完全相同。
他激直流电机转子上的载流导体(即电枢绕组)在定子磁场中受到电磁转矩的作用,使电机转子旋转。
由直流电机的基本原理分析得到:
n=(u-IaRa)/Ke
式中:
n——电枢的转速,r/min;
u——电枢电压;
Ia——电机电枢电流
Ra——电枢电阻;
Ke——电势系数
最常用的是调压调速系统,即1(改变电枢电压).
3.电路原理图设计
0832的DI0~DI7接到数据总线D0~D7上,WR1接到控制总线的WR上,片选端接到译码器上进行片选控制。
Iout1和Iout2经LM324AD和复合晶体管放大后驱动直流电机的运转。
电路原理图如下:
由上图可以看出,只要加上-12V参考电压,LM324AD运放采用+12V电源,则可以输出0~12V电压。
利用程序可以控制电机的启动和转速,显然,电机只能一个方向转动。
由于D/A变换器的输入可以从00H到FFH,从而使运放的输出线性变化从0V到+12V,从而可以根据要求,利用该输出,控制电机工作在相应速度上。
六、步进电机控制电路
1.步进电机简介
步进电机是机电一体化的关键部件之一,被广泛应用于需要精确定位、同步、行程控制等场合。
本设计所采用的是国产20BY-0型步进电机,它使用+5V直流电源,步距角为18度。
电机线圈由四相组成,即A、B、C、D四相,驱动方式为二相激磁方式,电机示意图和各线圈通电顺序如图1和表4.1所示:
图1步进电机原理图
表1
相顺序
A
B
C
D
1
2
3
相顺序从0到1称为一步,电机轴将转过18度,0→1→2→3→4则称为通电一周,转轴将转过72度,若循环进行这种通电一周的操作,电机便连续的转动起来,而进行相反的通电顺序如4→3→2→1将使电机同速反转。
通电一周的周期越短,即驱动频率越高,则电机转速越快,但步进电机的转速也不可能太快,因为它每走一步需要一定的时间,若信号频率过高,可能导致电机失步,甚至只在原步颤动。
2.电路原理图设计
因采用了PC机和PC总线接口应用平台,硬件电路相对简单,除利用了PC机本身资源外(如中断资源),还利用了平台上的8253计数/定时器、8255并行接口单元,再加上外围驱动电路,便构成可步进电机控制电路,硬件原理图如下
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机 原理 课程设计 报告 11