完整数字电子技术课程设计数字时钟.docx
- 文档编号:2067314
- 上传时间:2022-10-26
- 格式:DOCX
- 页数:16
- 大小:146.06KB
完整数字电子技术课程设计数字时钟.docx
《完整数字电子技术课程设计数字时钟.docx》由会员分享,可在线阅读,更多相关《完整数字电子技术课程设计数字时钟.docx(16页珍藏版)》请在冰豆网上搜索。
完整数字电子技术课程设计数字时钟
(完整)数字电子技术课程设计数字时钟
编辑整理:
尊敬的读者朋友们:
这里是精品文档编辑中心,本文档内容是由我和我的同事精心编辑整理后发布的,发布之前我们对文中内容进行仔细校对,但是难免会有疏漏的地方,但是任然希望((完整)数字电子技术课程设计数字时钟)的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈,这将是我们进步的源泉,前进的动力。
本文可编辑可修改,如果觉得对您有帮助请收藏以便随时查阅,最后祝您生活愉快业绩进步,以下为(完整)数字电子技术课程设计数字时钟的全部内容。
郑州科技学院
《数字电子技术》课程设计
题目数字时钟
学生姓名000
专业班级10自动化3班
学号00000000
院(系)电气工程学院
指导教师赵明冬
完成时间2013年5月2日
前言
数字时钟在我国是从改革开放之后即八十年代初期开始,慢慢发展起来的,和数字电路的发展同步。
最初的数字集成电路就是触发器和计数器,它的最初和最简单的应用就是做时钟。
后来数字时钟朝着俩个大的方向发展:
数字钟字钟最开始是显示式的,即我们经常在汽车、机场、医院等场合看到的发光二级管数字显示钟;后来才做成指针式数字钟,即我们常说的石英钟
由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表,而且大大地扩展了钟表原先的报时功能诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等。
而且数字化时钟广泛用于个人家庭,车站,码头办公室等公共场所,成为人们日常生活中不可少的必需品,给人们的生活带来了极大的方便。
数字钟是一个将“ 时”,“分",“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时,显示满刻度为23时59分59秒。
一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。
由于采用纯数字硬件设计制作,与传统的机械表相比,它具有走时准,显示直观,无机械传动装置等特点,因此得到了广泛的使用。
本设计中的数字时钟采用数字电路实现对“时"、“分"、“秒”的显示和调整。
通过采用各种集成数字芯片搭建电路来实现相应的功能.具体用到了555震荡器,74LS90及与非,异或等门集成芯片等。
该电路具有计时和校时的功能。
1设计目的
1、完成系统设计和制作方案设计
2、掌握数字时钟的设计制作方法
3、掌握简单数字系统设计方法,培养数字电路的设计能力
4、提高对计数、译码、显示、校时、调试系统的设计能力
2设计任务及要求
1、设计一个数字时钟,要求:
(1)时的计时要求为“24翻1”,分和秒的计时要求为60进制
(2)准确计时,以数字形式显示时,分,秒的时间
(3)校正时间,能调整时、分,并且能清零功能。
2、画出各单元电路图、功能框图和逻辑电路图
3、写出设计和实验总结报告
3设计方案及论证
根据设计要求首先建立了一个多功能数字钟电路系统的组成框图,系统方框图如图3-1所示。
由上图可以看出,振荡器产生的信号经过分频器作为产生秒脉冲,秒脉冲送入计数器,计数结果经过“时”、“分”、“秒”,译码器,显示器显示时间。
其中振荡器和分频器组成标准秒脉冲信号发生器,由不同进制的计数器,译码器和显示电路组成计时系统。
秒信号送入计数器进行计数,把累计的结果以“时",“分"、“秒”的数字显示出来.“时”显示由二十四进制计数器,译码器,显示器构成;“分”、“秒”显示分别由六十进制的计数器,译码器,显示器构成;校时电路实现对时,分的校准。
由此可以论证本设计是正确可行的.
4设计原理及功能说明
设计原理图如图4—1所示:
图4-1
数字时钟由振荡器、分频器、译码器、显示器等几部分电路组成,这些电路都是数字电路中应用最广的基本电路。
振荡器产生的时标信号送到分频器,分频器将时标信号分成1HZ的方波作为秒信号.秒信号送入计数器进行计数,并把累计的结果以“时"、“分"、“秒"的数字显示出来。
“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现;“分"的计数、显示电路与“秒"的相同;“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。
所有计时结果由七段数码管显示器显示。
5单元电路的设计
数字电子钟的设计方法很多种,例如,可用中小规模集成电路组成电子钟;也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟;还可以利用单片机来实现电子钟等。
在本次设计,电路是由由振荡电路、计数器、译码器、显示器、校正电路组成,因此首先必须对各个单元电路进行设计。
5。
1振荡电路
振荡电路由振荡器和分频器产生1Hz时钟脉冲,下面对振荡器和分频器两部分进行介绍。
(1)振荡器
多谐振荡器:
秒发生电路---振荡器是计时器的核心,振荡器的稳定度和频率的精确度决定了计时器的准确度。
一般来说,振荡器的频率越高,计时精度就越高,但耗电量将越大。
所以,在设计电路时要根据需要而设计出最佳电路。
在本设计中,采用的是精度不高的,由集成电路555与RC组成的多谐振荡器。
其具体电路如下图5—1所示;
接通电源后,电容C1被充电,vC上升,当vC上升到大于2/3VCC时,触发器被复位,放电管T导通,此时v0为低电平,电容C1通过R2和T放电,使vC下降。
当vC下降到小于1/3VCC时,触发器被置位,v0翻转为高电平。
电容器C1放电结束,所需的时间为:
当C1放电结束时,T截止,VCC将通过R1、R2向电容器C1充电,vC由1/3VCC上升到2/3VCC所需的时为:
当vC上升到2/3VCC时,触发器又被复位发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频率为
.
本设计中,由电路图和f的公式可以算出,微调R3=60k左右,其输出的频率为f=100Hz.
晶震:
振荡器,除了可以由上一节介绍的除外,如果对精度有较高要求的话,还可以用石英晶体构成的振荡器,这里简单介绍一下:
如下电路图5-2所示:
图5—2
电路振荡频率为100KHz,把石英晶体串接在由非门2,3组成的振荡反馈电路中,非门4是振荡器整形缓冲级.凭借与石英晶体串联的微调电容,可以对振荡器的频率作微量的调节.
(2)分频器
分频器的功能主要有两个:
一个是产生标准秒脉冲信号;二是提供功能扩展电路所需要的信号,如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。
本设计中,由于振荡器产生的信号频率太高,要得到标准的秒信号,就需要对所得的信号进行分频.这里所采用的分频电路是由2个总规模计数器74LS90来构成的2级1/10分频。
5.2计数电路
计数器是一种计算输入脉冲的时序逻辑网络,被计数的输入信号就是时序网络的时钟脉冲,它不仅可以计数而且还可以用来完成其他特定的逻辑功能,如测量、定时控制、数字运算等等。
数字钟的计数电路是用两个六十进制计数电路和“24翻1”计数电路实现的。
数字钟的计数电路的设计可以用反馈清零法。
当计数器正常计数时,反馈门不起作用,只有当进位脉冲到来时,反馈信号将计数电路清零,实现相应模的循环计数。
以六十进制为例,当计数器从00,01,02,……,59计数时,反馈门不起作用,只有当第60个秒脉冲到来时,反馈信号随即将计数电路清零,实现模为60的循环计数。
由上面可知显示“时”、“分”、“秒”需要6片中规模计数器;其中“秒”、“分”各为60进制计数,“时”为24进制计数。
在本设计中均用74LS90来实现:
下面将分别介绍60进制计数器和“24翻1”小时计数器。
(一)60进制计数器
“秒”计数器电路与“分"计数器电路都是六十进制,它由一级十进制计数器和一级六进制计数器连接构成,如图5—3所示,是采用两片中规模集成电路74LS90串接起来构成的“秒”,“分"计数器。
图5—3
由图5—3可知,U1是十进制计数器,U1的QD作为十进制的进位信号,74LS90N计数器是十进制异步计数器,用反馈清零法来实现十进制计数,U2和与非门组成六进制计数。
74LS90N是在CP信号的下降沿触发下进行计数,U2的QA和QC相与0101的下降沿,作为“分(时)”计数器的输入信号。
U2的输出0110高电平1分别送到计数器的R01、R02端清零,74LS90N内部的R01、R02与非后清零而使计数器归零,完成六进制计数。
由此可见,U1和U2串接实现了六十进制计数。
74LS90是二—五—十进制计数器,它有两个时钟输入端CKA和CKB.其中,CKA和组成一位二进制计数器;CKB和组成五进制计数器;若将与CKB相连接,时钟脉冲从输入,则构成了8421BCD码十进制计数器。
74LS90有两个清零端R0
(1)、R0
(2),两个置9端R9
(1)和R9
(2),其BCD码十进制计数时序如表1,二—五混合进制计数时序如表2,74LS90的管脚图如图5—4:
图5-4
74LS90的BCD码如下两表所示:
表5-1BCD码十进制计数时序表
CK
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
5—2二—五混合进制计数时序
CK
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
1
0
0
0
6
1
0
0
1
7
1
0
1
0
8
1
0
1
1
9
1
1
0
0
(二)二十四进制小时计数器
“时”计数为24进制的,在本设计中24进制的计数电路也是由两个74LS90组成的二十四进制计数电路,如图5—5所示.
图5—5
由图5-5看出,当“时”个位U4计数器输入端A(14脚)来到第10触发信号时,U4计数器清零,进位端QD向U3“时”十位计数器输入进位信号,当第24个“时”(来自“分”计数器输出的进位信号脉冲到达时U3计数器的状态位“0100",U4计数器的状态为“0010”,此时“时”个位计数器的QC,和“时”十位计数器的QB输出都为“1”,相与后为“1"。
把它们分别送入U3和U4计数器的清零端R01和R02,通过74LS90N内部的与非后清零,计数器复零,从而完成二十四进制计数。
5.3译码电路
(一)译码电路的电路图如图5-6所示:
图5-6
(二)译码器的工作原理
译码是编码的相反过程,译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路.常用的集成译码器有二进制译码器、二—十制译码器和BCD—7段译码器、显示模块用来显示计时模块输出的结果。
(三)对电路中的主要元件及功能介绍
(1)译码器74LS48
译码器是一个多输入、多输出的组合逻辑电路。
它的工作是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出.译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数字分配,存储器寻址和组合控制信号等。
译码器可以分为通用译码器和显示译码器两大类。
在电路中用的译码器是共阴极译码器74LS48,用74LS48把输入的8421BCD码ABCD译成七段输出a-g,再由七段数码管显示相应的数.74LS48的管脚图如图5-7。
在管脚图中,管脚LT、RBI、BI/RBO都是低电平是起作用,作用分别为:
LT
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 完整 数字 电子技术 课程设计 时钟
![提示](https://static.bdocx.com/images/bang_tan.gif)