pcb布局布线技巧及原则Word文档格式.docx
- 文档编号:22518532
- 上传时间:2023-02-04
- 格式:DOCX
- 页数:11
- 大小:23.48KB
pcb布局布线技巧及原则Word文档格式.docx
《pcb布局布线技巧及原则Word文档格式.docx》由会员分享,可在线阅读,更多相关《pcb布局布线技巧及原则Word文档格式.docx(11页珍藏版)》请在冰豆网上搜索。
11、贴片焊盘上不能有通孔,以免焊膏流失造成元件虚焊。
重要信号线不准
从插座脚间穿过;
12>贴片单边对齐,字符方向一致,圭寸装方向一致;
13、有极性的器件在以同--板上的极性标示方向尽量保持一致。
二、元件布线规则
1、画定布线区域距PCB板边Wlmm的区域内,以及安装孔周围1mm内,禁止布线;
2^电源线尽可能的宽,不应低于18mil;
信号线宽不应低于12mil;
cpu入
出线不应低于lOmil(或8m订);
线间距不低于lOmil;
3、正常过孔不低于30mil;
4^双列直插:
焊盘60mil,孔径40mil;
1/4W电阻:
51*55mil(0805表贴);
直插时焊盘62mil,孔径42mil;
无极电容:
直插时焊盘50mil,孔径28mil;
5、注意电源线与地线应尽可能呈放射状,以及信号线不能显现回环走线。
如何提高抗干扰能力和电磁兼容性
在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性?
1、下面的一些系统要专门注意抗电磁干扰:
(1)微操纵器时钟频率专门高,总线周期专门快的系统。
(2)系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。
(3)含柔弱模拟信号电路以及高精度A/D变换电路的系统。
2、为增加系统的抗电磁干扰能力采取如下措施:
仃)选用频率低的微操纵器:
选用外时钟频率低的微操纵器能够有效降低噪声和提高系统的抗干扰能力。
同样频率的方波和正弦波,方波屮的高频成份比正弦波多得多。
尽管方波的高频成份的波的幅度,比基波小,但频率越高越容易发射岀成为噪声源,微操纵器产生的最有阻碍的高频噪声大约是时钟频率的3倍。
(2)减小信号传输屮的畸变
微操纵器要紧采纳高速CMOS技术制造。
信号输入端静态输入电流在1mA左右,输入电容1OPF左右,输入阻
抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当大的输岀值,将一个门的输出端通过一段专门长线引到输入阻抗相当高的输入端,反射咨询题就专门严峻,它会引起信号畸变,增加系统噪声。
当Tpd>
Tr时,就成了一个传输线咨询题,必须考虑信号反射,阻抗匹配等咨询题。
信号在印制板上的延迟时刻与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。
能够粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。
微操纵器构成的系统中常用逻辑电话元件的Tr(标准延迟时刻)为3到18ns之间。
在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时刻大致在4〜20ns之间。
也确实是讲,信号在印刷线路上的引线越短越好,最长不宜超过25cm。
而且过孔数目也应尽量少,最好不多于2个。
当信号的上升时刻快于信号延迟时刻,就要按照快电子学处理。
现在要考虑传输线的阻抗匹配,关于一块印刷线路板上的集成块之间的信号传输,要幸免显现Td>
Trd的情形,印刷线路板越大系统的速度就越不能太快。
用以下结论归纳印刷线路板设计的一个规则:
信号在印刷板上传输,其延迟时刻不应大于所用器件的标称延迟时刻。
(3)减小信号线间的交*干扰:
A点一个上升时刻为Tr的阶跃信号通过引线AB传向B端。
信号在AB线上的延迟时刻是Td。
在D点,由于A点信号的向前传输,到达B点后的信号反射和AB线的延迟,Td时刻以后会感应岀一个宽度为Tr的页脉冲信号。
在C点,由于AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的延迟时刻的两倍,即2Td的正脉冲信号。
这确实是信号间的交*干扰。
干扰信号的强度与C点信号的di/at有关,与线间距离有关。
当两信号线不是专门长时,AB上看到的实际是两个脉冲的迭加。
CMOS工艺制造的微操纵由输入阻抗高,噪声高,噪声容限也专门高,数字电路是迭加100"
200mv噪声并不阻碍其工作。
若图中AB线是一模拟信号,这种干扰就变为不能容忍。
如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的反面是大面积的地时,这种信号间的交*干扰就会变小。
缘故是,大面积的地减小了信号线的特性阻抗,信号在D端的反射大为减小。
特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。
若AB线为一模拟信号,要幸免数字电路信号线CD对AB的干扰,AB线下方要有大面积的地,AB线到CD线的距离要大于A
B线与地距离的2、3倍。
可用局部屏蔽地,在有引结的一面引线左右两侧布以地线。
(4)减小来自电源的噪声
电源在向系统提供能源的同时,也将其噪声加到所供电的电源上。
电路屮微操纵器的复位线,屮断线,以及其它一些操纵线最容易受外界噪声的干扰。
电网上的强干扰通过电源进入电路,即使电池供电的系统,电池本身也有高频噪声。
模拟电路屮的模拟信号更经受不住来自电源的干扰。
(5)注意印刷线板与元器件的高频特性
在高频情形下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。
电容的分布电感不可忽略,电感的分布电容不可忽略。
电阻产生对高频信号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2'
6pf电容。
一个线路板上的接插件,有520nH的分布电感。
一个双列直抨的24引脚集成电路抨座,引入4~18nH的分布电感。
这些小的分布参数关于这行较低频率下的微操纵器系统屮是能够忽略不计的;
而关于高速系统必须予以专门注意。
(6)元件布置要合理分区
元件在印刷线路板上排列的位置要充分考虑抗电磁干扰咨询题,原则之一是各部件之间的引线要尽量短。
在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。
G处理好接地线
印刷电路板上,电源线和地线最重要。
克服电磁干扰,最要紧的手段确实是接地。
关于双面板,地线布置专门讲究,通过采纳单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。
印刷线路板上,要有多个返回地线,这些都会聚到回电源的那个接点上,确实是所谓单点接地。
所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都聚拢到那个接地点上来。
与印刷线路板以外的信号相连时,通常采纳屏蔽电缆。
关于高频和数字信号,屏蔽电缆两端都接地。
低频模拟信号用的屏蔽电缆,一端接地为好。
对噪声和干扰专门敏锐的电路或高频噪声专门严峻的电路应该用金属罩屏蔽起来。
(7)用好去耦电容。
好的高频去耦电容能够去除高到1GHZ的高频成份。
陶瓷片电容或多层陶瓷电容的高频特性较好。
设计印刷线路板时,每个集成电路的电源,地Z间都要加一个去耦电容。
去耦电容有两个作用:
一方面是本集成电路的蓄能电容,提供和吸取该集成电路开门关门瞬时的充放电能;
另一方面旁路掉该器件的高频噪声。
数字电路屮典型的去耦电容为0.luf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也确实是讲关于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。
luf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的成效要好一些。
在电源进入印刷板的地点和一个luf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选lOufo最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。
去耦电容值的选取并不严格,可按C二1/f运算;
即10MHz取0.luf,对微操纵器构成的系统,取0.TO.Oluf之间都能够。
3、降低噪声与电磁干扰的一些体会。
(1)能用低速芯片就不用高速的,高速芯片用在关键地点。
(2)可用串一个电阻的方法,降低操纵电路上下沿跳变速率。
(3)尽量为继电器等提供某种形式的阻尼。
(4)使用满足系统要求的最低频率时钟。
⑸时钟产生器尽量*近到用该时钟的器件。
石英晶体振荡器外壳要接地。
(6)用地线将时钟区圈起来,时钟线尽量短。
(7)1/0驱动电路尽量*近印刷板边,让其尽快离开印刷板。
对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的方法,减小信号反射。
(8)MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。
(9)闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。
(10)印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11)印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。
(12)单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承担的话用多层板以减小电源,地的容生电感。
仃3)时钟、总线、片选信号要远离I/O线和接插件。
(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线,专门是时钟。
(15)对A/D类器件,数字部分与模拟部分宁可统一下也不要交*。
(16)时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。
(17)元件引脚尽量短,去耦电容引脚尽量短。
(18)关键的线要尽量粗,并在两边加上爱护地。
高速线要短要直。
(19)对噪声敏锐的线不要与大电流,高速开关线平行。
(20)石英晶体下面以及对噪声敏锐的器件下面不要走线。
(21)弱信号电路,低频电路周围不要形成电流环路。
(22)任何信号都不要形成环路,如不可幸免,让环路区尽量小。
(23)每个集成电路一个去耦电容。
每个电解电容边上都要加一个小的高频旁路电容。
(24)用大容量的钮电容或聚酷电容而不用电解电容作电路充放电储能电容。
使用管状电容时,外壳要接地。
摘要:
PCB布局的准则操作技巧&
滤波电容、去耦电容、旁路电容作用&
在一个大的电容上还并联一个小电容的缘故。
滤波电容、去耦电容、旁路电容作用&
总结几个常用的操作技巧:
尽量将去耦电容和滤波电容等放置在对应元件的周围。
去耦电容和滤波电容的布置是改善电路板的电源质量,提高抗干扰能力的一项重要举措。
实际上,印制电路板的走线、引脚连线和接线等都有可能带来较大的电感效应,电感的存在会在电源线上引起纹波和毛刺,而在电源和地Z间放置一个0.luF的去耦电容能够有效滤除高频纹波,假如电路板上使用的是贴片电容,能够使贴片电容紧靠着元件的电源引脚。
关于一些电源转换芯片,或者是电源输入端,最好还布置一个10uF或者更大的电容,以进一步改善电源的质量。
元件尺寸拿不准就1:
1打印出来,拿实件直截了当比对。
导入用原理图生成的网络表,在PCB上显示的飞线可极大地关心布局和走线。
元件布局时不要用X,Y键来翻转元件,否则无法焊接。
两层板走线的一种方法是:
一面只走横线,一面只走纵线。
焊盘邻近不要有不相关的过孔。
设计规则屮要紧设定线宽Width和间距Clearanceo
快捷键:
E-S-C(Ctrl+H)
高亮一条物理连接
P-T
交互式布线
*
在层Z间切换,在布线时可自动添加一个
过孔
Tab
打开鼠标上粘着的元件、过孔或者线的属
性
M-D
拖动一条线或者过孔,同时其两个端点也
同时移动
M-M
仅拖动一条线或者过孔
M-E
拖动一个端点
Space
转。
对元件能够90度旋转,对走线可45度旋
Ctrl+M
测量尺寸
End
刷新屏幕
Ctrl+鼠标滚轮较精细地放大,缩小,缩到一定程度,在屏幕上即可看到1:
1的大小,可拿实际元件直截了当比对。
再补充:
沧州寰宇电路板加工工艺:
线6mil,间距6mil,过孔内径12mil,外径22mil
滤波电容、去耦电容、旁路电容作用
滤波电容用在电源整流电路屮,用来滤除交流成分。
使输出的直流更平滑。
去耦电容用在放大电路屮不需要交流的地点,用来排除自激,使放大器稳固工作。
旁路电容用在有电阻连接时,接在电阻两端使交流信号顺利通过。
1.关于去耦电容蓄能作用的明白得
1)去耦电容要紧是去除高频如RF信号的干扰,干扰的进入方式是通过电磁辐射。
而实际上,芯片邻近的电容还有蓄能的作用,这是第二位的。
你能够把总电源看作密云水库,我们大楼内的家家户户都需
要供水,
这时候,水不是直截了当来自于水库,那样距离太远了,等水过来,我们差不多渴的不行了。
实际水是来自于大楼顶上的水塔,水塔事实上是一个buffer的作用。
假如微观来看,高频器件在工作的时候,其电流是不连续的,
而且频率专门高,
而器件VCC到总电源有一段距离,即便距离不长,在频率专
门高的情形下,
阻抗Z二i*wLR,线路的电感阻碍也会专门大,
会导致器件在需要电流的时候,不能被及时供给。
而去耦电容能够补偿此不足。
这也是什么缘故专门多电路板在高频器件VCC管脚处放置
小电容的缘故之一
(在vcc引脚上通常并联一个去藕电容,如此交流重量就从
那个电容接地。
)
2)有源器件在开关时产生的高频开关噪声将沿着电源线传
播。
去耦电容的要紧功能确实是提供
一个局部的直流电源给有源器件,以减少开关噪声在板上的传播和将噪声引导到地
2.旁路电容和去耦电容的区不
去耦:
去除在器件切换时从高频器件进入到配电网络屮的RF能量。
去耦电容还能够为器件供局部化的DC电压源,它在减少跨板浪涌电流方面专门有用。
旁路:
从元件或电缆屮转移出不想要的共模RF能量。
这要紧是通过产生AC旁路排除无意的能量进入敏锐的部分,另外还能够提供基带滤波功能(带宽受限)o
我们经常能够看到,在电源和地Z间连接着去耦电容,它有三个方面的作用:
一是作为本集成电路的蓄能电容;
二是滤除该器件产生的高频噪声,切断其通过供电回路进行传播的通路;
三是防止电源携带的噪声对电路构成干扰。
在电子电路屮,去耦电容和旁路电容差不多上起到抗干扰的作用,电容所处的位置不同,称呼就不一样了。
关于同一个电路来讲,旁路(bypass)电容是把输入信号屮的高频噪声作为滤除对彖,把前级携带的高频杂波滤除,而去耦(decoupling)电容也称退耦电容,是把输出信号的干扰作为滤除对彖。
在一个大的电容上还并联一个小电容的缘故
大电容由于容量大,因此体积一样也比较大,且通常使用多层卷绕的方式制作,这就导致了大电容的分布电感比较大(也叫等效串联电感,英文简称ESL)o大伙儿明白,电感对咼频信号的阻抗是专门大的,因此,大电容的高频性能不行。
而一些小容量电容则刚刚相反,由于容量小,因此体积能够做得专门小(缩短了引线,就减小了ESL,因为一段导线也能够看成是一个电感的),而且常使用平板电容的结构,如此小容量电容就有专门小ESL如此它就具有了专门好的高频性能,但由于容量小的缘故,对低频信号的阻抗大。
因此,假如我们为了让低频、高频信号都能够专门好的通过,就采纳一个大电容再并上一个小电容的方式。
常使用的小电容为O.luF的瓷片电容,当频率更高时,还可并联更小的电容,例如几pF,几百pF的。
而在数字电路屮,一样要给每个芯片的电源引脚上并联一个0.luF的电容到地(那个电容叫做退耦电容,因此也能够明白得为电源滤波电容,越靠近芯片越好),因为在这些地点的信号要紧是高频信号,使用较小的电容滤波就能够了。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- pcb 布局 布线 技巧 原则