TTL集成逻辑门参数测试Word文档格式.docx
- 文档编号:22889623
- 上传时间:2023-02-05
- 格式:DOCX
- 页数:14
- 大小:177.40KB
TTL集成逻辑门参数测试Word文档格式.docx
《TTL集成逻辑门参数测试Word文档格式.docx》由会员分享,可在线阅读,更多相关《TTL集成逻辑门参数测试Word文档格式.docx(14页珍藏版)》请在冰豆网上搜索。
输出高电平电压VOH:
输入端在施加规定电平下,被测输出端接拉电流负载,输出为高电平时的电压。
对74LS00型门电路,测量时一个输入端接低电平(0.2V或接地),调节拉电流负载使输出电流IOH=-400μA时,VOH≥2.4V。
输出低电平电压VOL:
输入端在施加规定电平下,被测输出端接灌电流负载,输出为低电平时的电压。
对74LS00型门电路,测量时全部输入端接高电平(或悬空),调节灌电流负载使输出电流IOL=8mA时,VOL≤0.4V。
6.高电平输出电流IOH、低电平输出电流IOL
由生产厂规定的额定输出电流值。
对74LS型门电路,IOH=-400μA(由输出端流出),IOL=8mA(由外部灌入)。
7.扇出系数NO
NO是指门电路能正常驱动同类门的个数,它是衡量门电路带负载能力的一个参数。
TTL与非门有两种不同性质的负载,即灌电流负载和拉电流负载,因此有两种扇出系数,即低电平扇出系数NOL和高电平扇出系数NOH。
应选择两者中小的为电路的扇出系数NO。
74LS00以NOL作为门的扇出系数。
通常NOL≥8
8.电压传输特性
门电路的输出电压VO随输入电压Vi的变化用曲线描绘出来,称为门电路的电压传输特性,通过它可读得门电路的一些重要参数,如输出高电平电压VOH、输出低电平电压VOL、关门电压Voff、开门电压Von、阈值电压VT及抗干扰噪声容限VNL、VNH等值。
测试电路如图3-3(e)所示,采用逐点测试法,调节RW逐点测Vi及Vo,然后绘成曲线。
其中:
①阀值电压VT:
指传输特性曲线的转折区所对应的输入电压,也称门槛电压。
VT是决定与非门电路工作状态的关键值。
Vi>VT时,门输出低电平VOL,Vi<VT时门输出高电平VOH。
②关门电压Voff:
在保证输出为额定高电平的90%条件下,允许的最大输入低电平值。
③开门电压VON:
在保证输出为额定低电平时,所允许的最小输入高电平值。
Voff和VOn表明了在正常工作情况下,输入电平的极限值。
即如果与非门可靠输出高电平,则必Vi<Voff,而要可靠输出低电平则必Vi>Von。
④VNL低电平噪声容限:
在保证输出高电平不低于额定值的90%的前提下,允许叠加在输入低电平的噪声。
VNL=Voff-VIL。
⑤VNH高电平噪声容限:
在保证输出低电平的前提下,允许叠加在输入高电平的噪声。
VNH=VIH-Von。
噪声容限是用来说明门电路抗干扰能力的参数,噪声容限大,则抗干扰能力强。
9.平均传输延迟时间tpd
tpd是衡量门电路开关速度的参数,是指输出波形相对于输入波形的滞后时间。
它包括导通延迟时间和截止延迟时间,如图3-2所示。
图中的tpdL为导通延迟时间,也称为“输出由高电平至低电平的传输延迟时间tPHL”;
tpdH为截止延迟时间,也称为“输出由低电平至高电平的传输延迟时间tPLH”。
其数值为由输入波形的UREF处至输出波形对应边沿UREF处的时间间隔(UREF是参考电压值,对74LS型门电路UREF=1.5V)。
平均传输时间是导通延迟时间和截止延迟时间的算术平均值:
tpd=0.5(tpdL+tpdH)
平均传输时间的测量可采用两种方法,我们分别用于测量TTL门电路和CMOS门电路。
使用双踪示波器测量平均传输时间:
测试电路如图3-3(g)所示,由于单个TTL门电路的延迟时间较小(纳秒数量级),使用一般的示波器不易直接观察和测量,所以我们将多个(例如4个)门电路串起来,经4级延迟后,最后输出信号的延迟时间为单个门延迟时间的4倍,这样便于用示波器观察。
测量时,将信号发生器输出的500KHz的TTL脉冲加入在第一级门的输入端,在最后一级门电路输出经延时后的方波脉冲,将输入方波和输出方波脉冲分别加在双踪波示波器的Y1和Y2两个输入端。
得到4级门的传输延迟时间。
则单个门的平均延迟时间为:
tpd=0.5(tpdL+tpdH)/4。
(二)CMOS门电路参数
CMOS门电路的的特点是:
①功耗低,其静态工作电流在10-8A数量级,是目前数字电路中最低的。
②输入阻抗高,通常大于1010Ω,远远高于TTL的输入阻抗。
③接近理想传输特性曲线,输出高电平可达电源电压的90%以上,低电平可达电源电压的0.1%以下,因此输出逻辑电平的摆幅很大,噪声容限很高。
④电源电压范围广,可在3V~18V范围内正常运行。
⑤由于输入阻抗很高,要求驱动电流很小,约0.1μA,输出电流在+5V电源下约500μA(远远小于TTL电路),如以此来驱动同类门电路,其扇出系数将非常大。
在一般低频率时,无需考虑扇出系数,但在高频时,后级门的输入电容将成为主要负载,使其扇出能力下降,所以在较高频率工作时,CMOS电路的扇出系数一般取10~20。
CMOS门电路的参数定义与测试方法与TTL门电路大致相同,不再赘述。
下面只介绍使用单踪示波器测量平均传输时间的方法。
使用单踪示波器测量平均传输时间的方法:
由于CMOS门电路的传输延迟时间较长(约为TTL的10倍),较易观察。
所以可以采用单踪示波器进行测量。
采用单踪示波器的测试精度较高,能够免除由双踪示波器Y1、Y2两个通道传输时间不一致所带来的误差。
采用由奇数个与非门组成的环形振荡器,通过测量振荡周期T来间接求得。
其工作原理是:
假设电路在接通后某一瞬间,电路中的A点为逻辑1,经过三级门的延迟后,使A点电平由原来的1变为0;
再经过三级门的延迟后,A点电平又重新回到逻辑1,输出一个完整的方波。
如此周而复始,A点便有持续的方波输出。
由于A点电平由低变高需要经过3级门的传输延迟,由高变低又要经过3级门的延迟,所以一个周期中包含6级门的延迟。
每个门的平均延迟时间为:
三、实验内容及步骤
(一)TTL门电路参数测试:
选用四2输入与非门74LS00一块。
首先检验其所有门的逻辑功能,在模拟实验箱合适的位置选14P插座,连接电源线+5V和地线,门的两个输入端接逻辑开关K1、K2,提供输入逻辑信号0、1,开关向上输出逻辑1,向下输出逻辑0。
门的输出端接由LED发光二极管组成的状态指示灯,亮为逻辑1,不亮为逻辑0,根据Y=
的关系逐个门进行检验,正确后,才能进行下面参数测试。
实验中为节省时间,对TTL电路需要接高电平VOH的输入端可以悬空,接低电平VOL的输入端可以接地,但CMOS电路的输入端不允许悬空(必须按门电路逻辑关系将输入端接电源VDD或VSS)。
1.TTL与非门参数测试(注:
各门的闲置端悬空)
①输出低电平时电源电流ICCL:
测试电路的接线见图3-3(a)。
用数字万用表测电流、用500型万用表测电压。
逻辑开关K1、K2置1(电平)合上电源开关读出ICCL和Vcc值。
②输出高电平时电源电流ICCH:
测试电路的接线见图3-3(a);
用数字万用表测电流。
逻辑开关K1或K2置0(低电平),再合上电源开关读出ICCH值。
③低电平输入电流IIL:
测试电路见图3-3(b),数字万用表接入线路读数。
④高电平输入电流IiH:
测试电路见图3-3(c),数字万用表接入线路读数。
并请注意电流的方向。
⑤扇出系数NOL:
测试电路见图3-3(f),将被测门的两个输入脚均悬空,接通电源,调节电位器Rw,使电压的值为VOL=0.4V,读出此时的电流值IOL。
⑥电压传输特性:
测试电路见图3-3(e)电阻Rw用模拟实验箱上的K1电位器,逻辑开关K2置1或悬空,旋转Rw,使表V1值逐渐增大,同时读出表V1和V2的值,其中表V1代表输入电压Vi,表V2值代表输出电压Vo值。
画出Vi和Vo的关系曲线,即电压传输特性(注:
在各转折区应多取些点)。
⑦平均传输延迟时间tpd:
测试电路见图3-3(g),由信号发生器产生频率为1MHz的TTL脉冲信号,给第一个与非门的输入端,并由双踪波示波器的Y1端输入观察;
经四个门串接后,由第四个门输出,并由双踪波示波器的Y2端输入观察;
用双踪的显示方式,并将X轴扩展钮拉出(即×
5倍)可得到四个门的延迟时间(例:
tpdH=格数×
扫描时间/5),则一个门的平均延迟时间为:
(二)CMOS与非门参数测试
测试CMOS器件和TTL器件静态参数的电路大体相同,但要特别注意CMOS、TTL器件的使用规则各不相同,各管脚的处理方法也不同,要符合逻辑关系。
另外,CMOS器件的ICCL、ICCH值极小,仅几微安。
为了保证输出开路的条件,其输出端所用的电压表内阻要足够大,最好用数字电压表。
在此我们仅介绍其传输特性的测量和延迟时间的测量电路。
如图3-3(h)和2-2(i)所示。
选用CD40112输入端四与非门一块,并先验证其各逻辑门正确后,进行如下实验测试:
①电压传输特性:
测试电路见图3-3(h)所示。
各门不用的输入脚全部接高电平—电源正极)。
接好线后合上电源开关,调节电位器Rw,选择若干个输入电压值VI(注:
输出电压转折区应多选几个点),测量相应的输出电压值Vo,然后由测量所得的数据,绘出CMOS门的电压传输特性曲线。
②平均传输延迟时间tpd:
测试电路见图3-3(i)所示由于CMOS门的tpd时间较长(上百纳秒),所以可按图3.3.6接线,从示波器中读出振荡周期T。
其平均延迟时间tpd=T/6
四、集成门电路使用规则
(一)TTL集成门电路使用规则:
1.接插集成块时,必须关闭电源,要认清定位标记,不得插反。
2.电源电压使用范围+4.5~+5.5V之间,试验中要求使Vcc=+5V,电源极性绝对不允许接错。
3.闲置输入端处理方法:
①悬空相当于正逻辑1,对于一般TTL型与非门的空闲输入端,实验时允许悬空。
但悬空的输入端易受外界干扰,导致电路的逻辑功能不正常。
因此,对于接有长线的输入端,中规模以上的集成电路和使用集成电路较多的复杂电路,所有控制输入端必须按逻辑要求接入电路,不允许悬空。
②按照电路的逻辑关系将空闲输入端接电源电压Vcc或接地(也可以串入一只1~10KΩ的固定电阻)或接至某一固定电压(VOH、VOL)的电源上。
③若前级驱动能力允许,可以与使用的输入端并联
4.输入端通过电阻接地,电阻值的大小将直接影响电路所处的状态。
当R≤680Ω时,输入端相当于逻辑0;
当R≥4.7KΩ时,输入端相当于逻辑1。
对于不同系列的器件,要求的阻值不同。
5.输出端不允许并联使用(集电极开路(oc)和三态电路(3S)除外)否则不仅会使电路逻辑功能混乱,并会导致器件损坏。
6.输出端不允许直接接地或直接接+5V电源,否则将损坏器件,有时为了使后级电路获得较高的输出电平,允许输出端通过电阻R接至Vcc,一般取R=3~5.1KΩ。
㈡、CMOS电路的使用规则
由于CMOS电路有很高的输入阻抗,这给使用这带来了一定的麻烦,即外来的干扰信号很容易在一些悬空的输入端感应出很高的电压,以至损坏器件。
CMOS电路的使用规则如下:
①VDD接电源正极,VSS接电源负极(通常接地“⊥”),不得接反。
CC4000(CD4000)系列的电源允许电压在+3V~+18V范围内选择。
实验中一般要求使用+5V。
②所有输入端一律不准悬空,闲置输入端的处理方法:
a.按照逻辑要求,直接接VDD(与非门)或VSS(或非门)。
b.在工作频率不高的电路中,允许输入端并联使用。
③输出端不允许直接与VDD或VSS连接,否则将导致器件损坏。
④在装接电路、改变电路连接或拔、插电路时,均应切断电源,严禁带电操作。
⑤焊接、测试和存储注意事项:
a.集成电路应存放在导电的容器内,有良好的静电屏蔽。
b.焊接时必须切断电源,电烙铁外壳必良好接地,或拔下烙铁,靠其余热焊接。
c.所有的测试仪器必须良好接地。
d.若信号源与CMOS器件使用两组电源供电,应先开CMOS电源,关机时,应先关信号源最后才关CMOS电源。
五、实验器材
1.数字实验箱:
+5V直流电源、逻辑开关、0-1指示器
2.双踪波示波器
3.低频信号发生器
4.万用表:
直流电压表、直流毫安表、直流微安表
5.74LS00、1K电位器、10K电位器、200Ω电阻器(0.5W)
以上全各一只
六、预习要求
1.复习TTL与非门各个参数的意义及测量方法。
2.了解CMOS与非门各个参数的意义及数值。
3.熟记TTL与非门、CMOS与非门的各引脚功能。
4.复习各门电路的工作原理与其逻辑表达式。
5.画出CMOS实验内容的测试电路图(全部)。
6.自己设计所有关数据的表格。
7.写出TTL与非门、CMOS与非门的各引脚闲置时的用法。
七、实验报告要求
1.记录实验测得的所有门电路参数值,填入自设计的综合表中(最好包括测试条件,有关计算公式),并于器件的规范值(手册值)比较。
2.用方格纸画出电压传输特性曲线。
3.计算门电路的平均传输延迟时间tpd。
ICC
(mA)
ICCH
IiL
μA
IOL
tpd
(nS)
测试条件
Vcc=?
测量表的名称、编号
参考表1
Vi(V)
0.4
0.8
0.9
1
1.1
1.2
1.3
1.4
1.6
2
2.5
3
Vo(V)
参考表2
(a)输出低电平时电源电流ICCL、输出高电平时电源电流ICCH的测试电路;
(b)低电平输入电流IIL的测试电路;
(c)高电平输入电流IIH的测试电路;
(d)输出高电平VOH、输出低电平VOL的测试电路;
(e)电压传输特性测试电路;
(f)扇出系数NO的测试电路;
(g)平均传输延迟时间tpd的测试电路;
(h)CMOS门电路的电压传输特性的测试电路;
(i)CMOS门电路的平均传输延迟时间tpd的测试电路。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- TTL 集成 逻辑 参数 测试