锁存器与触发器习题与参考答案.docx
- 文档编号:25532244
- 上传时间:2023-06-09
- 格式:DOCX
- 页数:74
- 大小:874.56KB
锁存器与触发器习题与参考答案.docx
《锁存器与触发器习题与参考答案.docx》由会员分享,可在线阅读,更多相关《锁存器与触发器习题与参考答案.docx(74页珍藏版)》请在冰豆网上搜索。
锁存器与触发器习题与参考答案
第5章锁存器与触发器习题与参考答案
[题5-1]画出图题5-1所示的SR锁存器输出端Q
Q端的波形,输入端S与R的波
形如图所示。
(设Q初始状态为0)
§彳
S
Q
S
.RR
L__
:
■■-Q.
图题5-1
解:
S
R
Q'丨1丨翘
[题5-2]
画出图题5-2所示的SR锁存器输出端
QQ端的波形,输入端
S与R的波
形如图所示。
(设Q初始状态为0)
解:
[题5-3]
图题5-2
SIIII
画出图题5-3所示的电平触发SR触发器输出端Q
Q端的波形,输入端
S、
R与CLK的波形如图所示。
(设Q初始状态为0)
CLK
S
rInn
Q
Q
[题5-4]画出图题5-4所示的电平触发D触发器输出Q端的波形,输入端D与CLK的波形如图所示。
(设Q初始状态为0)
CLK||DD-Q
.DInnCLK—ciL
图题5-4
解:
[题5-5]
的波形如图所示。
(设Q初始状态为0)
Q
Q
Q
Q
图题5-5
画出图题5-5所示的边沿触发D触发器输出端Q端的波形,输入端D与CLK
(D
解:
cLK_r_rLTLrL4~Lf~L[~L
D__l~~LL_
Q
⑵CLK
[题5-6]画出图题5-6所示的边沿D触发器输出Q端的波形,CLK的波形如图所示。
(设Q初始状态为0)
解:
CLK..i_—_n_—_
Q3
[题5-7]试画出图题5-7所示电路输出端Q、Q端的波形,CLK的波形如图所示。
(设Q初始状态为0)
clk^LTLrLrLTLrLrL
图题5-7
解:
CLK
Q0
Q1
[题5-8]画出图题5-8所示的JK触发器输出Q端的波形,输入端J、K与CLK的波形如图所示。
(设Q初始状态为0)
CLK|||I
J
CLK
K
1J
-C1
■1K
CLK
J.
CLK—-—――
j_j~~Ir
K||
Q.
CLK||丨|
J.
K
Q
[题5-9]画出图题5-9所示的正边沿触发CLK的波形如图所示。
(设Q初始状态为0)
JK触发器输出Q端的波形,输入端J、K与
解:
CLK
n
n
J1
11
1
K|
11
1~1
SET
RESET|
图题5-9
CLK
J
:
SET
-RESET
K
[题5-10]画出图题5-10所示的JK触发器输出端Q端的波形,
CLK的波形如图所示。
(设Q初始状态为0)
CLK_》C1
Q3
CLK•C1
0-1K
1一1K
琢nn__
图题5-10
解:
clk-TLrLrLrLTLrLrL
Q1
Q2
Q3
U
U
U
Q4
U
U
U
Q5
Q6
1
U
U
U
Q
Q
[题5-11]画出图题5-11所示的脉冲JK触发器输出Q端的波形,输入端J、K与CLK的波形如图所示。
(设Q初始状态为0)
CLK
J.III
K
图题5-11
解:
[题5-12]试画出图题5-12所示电路输出端Q、Q端的波形,CLK的波形如图所示。
cLK_r_r_r_r_—_
Q0J
|
r
r
Q1
(设Q初始状态为0)
——4
«
—
1J
Cb
一<
—
1J
CLK.
tC1
— F 1K z 1K Vcc clk_rm_rLrLrLrL_TL 图题5-12 解: [题5-13]试画出图题5-13所示T触发器输出Q端的波形,输入端CLK的波形如图所示。 (设Q初始状态为0) clk_TLrLrLrLrLTLrL 图题5-13 CLK Q1_———_P Q2 [题5-14]试画出图题5-14所示各触发器输出Q端的波形,CLK、A和B的波形如图所示。 (设Q初始状态为0) clk B cLKJUVLnrLnrLnrLR AII 解: 对于Q1: J AAAQ1A(1Q)A KB BBQ1B(1QdB 对于Q2: D A B 对于Q3: T A B clk A(J) 7 B (K) Q1 rrr Q2 Q3 [题5-15]试画出图题 5-15所示各触发器输出 Q端的波形,CLK的波形如图所示。 (设 Q初始状态为0) CLK CLK 图题5-15 解: CLKQCLKQ CLK CLKQ [题5-16] 试画出图题5-16所示触发器输出 Q端的波形, CLK的波形如图所示。 (设 Q初始状态为0) CLK & 解: CLK的波形如 CLK [题5-17]试画出图题5-17所示电路中触发器输出Q、Q端的波形, 图所示。 (设Q初始状态为0) CLK 图题5-17 解: J1K1Q2 Q2Q1 Q2Q1 J2 K2 Q1 Q1Q2 Q1Q2 clk-r_-~L—"L-L Q1 CLK的波形如图 Q2_ [题5-18]试画出图题5-18所示电路中触发器输出Q、Q端的波形, 所示。 (设Q初始状态为0) clk_rLn_r"LrLr"Ln_rL图题5-18 解: n1 D1Q1Q1n'D1 J21K2Q1 Q1Q2 Q1 CLK Q1———— .Q2~~LnLTT 输入端CLK的波 [题5-19]试画出图题5-19所示电路中触发器输出Q、Q端的波形,形如图所示。 (设Q初始状态为0) clkJLTLTLrLrLrLrL 图题5-19 解: JiKi1 Qin1Q1 J2K2Q1 n1 Q2Q1Q2Q1Q2 clk_n_rLrLTLrLrL_rL Q2 [题5-20] 试画出图题5-20所示电路中触发器输出 Q、Q端的波形, CLK的波形如图 所示。 (设Q初始状态为0) CLK clk_rLrLrLrLrLrL_n 图题5-20 解: Q: 1D1Q2 q21D2Q1 clk_rm_rLrLTLrL_rL Q1 Q2_|III_ [题5-21]试将D触发器转换成JK触发器。 n1 QDJQKQ J&1 CP [题5-22]试将JK触发器转换成D触发器。 n1 QJQKQ Qn1DD(QQ)DQDQ 两式对比有: JD,KD -Q 心-. 1J C1 1K CP 第6章习题与参考答案 [题6-1]用文字描述图题6-1所示的状态图,并说明是何种类型状态机。 图题6-1 解: 状态A: 如果输入为0,转移到状态A,输岀0 如果输入为1,转移到状态B,输岀0 状态B: 如果输入为0,转移到状态A,输岀0 如果输入为1,转移到状态C,输岀0状态C: 如果输入为0,转移到状态A,输岀0 如果输入为1,转移到状态D,输岀0状态D: 如果输入为0,转移到状态A,输岀0 如果输入为1,转移到状态D,输岀1 该状态为梅里状态机。 [题6-2]试写出图题6-2所示状态图的状态表。 解: (1) 输入 现态/输出 次态 S=0 S0/SZ=0 S1 S=1 S1/SZ=0 S2 S2/SZ=1 S0 (2) SO S1 S0 S0 S0 0 S1 S2 S1 S1 0 S2 S2 S3 S2 1 S3 S3 S3 S0 0 S1 S2 S3 00011110Y A D/1 B/0 B D/1 C/0 C D/1 A/0 D B/1 C/0 Qs__0,1 Qn+/Z 输入/输出 现态 次态 S=1/M=0 S0 S1 S=0/M=0 S1 S2 S=1/M=0 S2 S3 S=0/M=1 S3 S0 [题6-3]试画出图题6-3所示的状态表的状态图。 解: 图题6-3 AB=0011、10 AB=OO AB=01 AB=0111、10 S0Y=0 S1 Y=0 S2 Y=1 AB=11 S3 Y=0 AB=0111、00 X=/Z=0 X=/Z=0 D AB=0100、10 并按 CLK [题6-4]试写出图题6-4所示电路的驱动方程、状态方程、输出方程与状态图, 照所给波形画出输出端Y的波形。 AI.II 图题6-4 解: 左图: 驱动方程: DA状态方程: Qn1A输出方程: Y1AQ .0 1 1/0 0/1 1/1 0/1 0 1 Q1/Y1 CLK A .QI| uu 右图: 驱动方程: JAKA状态方程: Qn1AQAQA输出方程: Y2 由于状态方程=输出方程与左图一样,因此具有与左图相同的状态表、状态图与时序 图。 [题6-5]分析图题6-5所示的电路。 写出驱动方程、状态方程、输出方程,画出状态表和状态图,并说明是何种状态机。 FFO驱动方程: FF1驱动方程: 输出方程: Y状态表如下: AQi状态方程: 1状态方程: QoQ QiQo 01 00 A Q0n1 Q1n1 (AQi)Qo(AQi)QoAQi Q1 10 11 11 10 01 01 00 i 11 10 0 qtqn+1 状态机如下: A=1 可以看出是摩尔状态机。 [题6-6]分析图题6-6所示的电路。 写出驱动方程、状态方程、输出方程,画出状态表和状态图,并说明是何种状态机。 图题6-6 解: 驱动方程: D。 A 状态方程: Qon1 A Di Qo 状态方程: Q1n1 Qo 输出方程: Y QoQi QoQi 该状态机是摩尔状态机。 图题6-7 解: FFO驱动方程: JXK X状态方程: Qon1 XQ0 XQ0X FF1驱动方程: JXQo KX状态方程: Q1n1 XQ0Q1XQ X(Q0Q/ 输出方程: YXQ1 该状态为梅里状态机。 A [题6-7]分析图题6-7所示的电路。 写出驱动方程、状态方程、输出方程,表和状态图,并说明是何种状态机。 画出状态 状态表与状态图如下: Q 00 00/0 01/0 00/0 11/0 00/1 11/0 00/1 11/0 0 1 01 11 10 Cf1Q卩1Y X/Y 题6-8〜题6-14的分析方法与上述题冃的分析方法相同,这里留给读者。 [题6-15]图题6-15所示的是5位右移寄存器与输入信号DATA时钟CLK的波形图, 若寄存器初始状态为00000,试画出寄存器输出Q〜Q的波形图。 CLK .data110 CLK 5位右移寄存器. DATA— |高位移位输出 解: 图题6-15 1 2 3 4 5. CLKJ~LTLn n TL DATA11 |0 1 11 0 Q0」 1】0 Q1 0I1 Q2 F0 Q3 1 1 Q4 [题6-16] 图题6-16所示的是 8位右移寄存器 74HC164符号、输入信号 DATA时钟 CLK的波形图,若寄存器初始状态为 00000000,试画出寄存器输出Q〜Q的波形图。 012345678 CLK DATA|I. +5V I CLK- DATAp 解: 图题6-16 qA CLRQb CLKQC QD AQE BQf Qg QF 74HC164 3 4 5 6 10 11 12 13 -^ruiTLTLrirLrLfUL m0「0000 01—1 0 1 0 21_L_ 0 3 0 41一」 H- 5 0 6 1 7 1[ 00000000,试画出74HC164输出 图题6-17 [题6-17]图题6-17所示的是8位右移寄存器74HC164与共阳数码管的连接图,其输入信号DATA时钟CLK的波形图,若寄存器初始状态为Q~Q的波形图,并说明数码管显示的数字是多少 12345678 CLK .DATA 解: 显示数字1 12345678 CLK———I" T"l00 a b Ic b c DATA QA QB QC QD QE QF QG QH [题6-18]图题6-18所示的是并入串出8位右移寄存器74HC165的连接图,以及输入信号CLKINH移位/置数信号SH/LD与时钟CLK的波形图,若74HC165并入数据为,试画出74HC165输出Y的波形图。 Y 图题6-18 解: CLKINH SH/LD A[T B0 c|T D0 E0 zr 1- hT 厂 厂 0 0 0 12345678 91011 clk一_一_一二—ji.: [题6-19]试用上升沿D触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与D触发器输出端Q~Q的波形图。 Q0Q1Q2 CP m ■^U m 7 m Q00 1 0 1 0 1 0 1 0 Q10 0 1 1 0 0 1 1 0 Q20 0 0 0 1 1 1 1 0 [题6-20]同题6-19,将所设计计数器改为减法计数器。 CP01234567 0 0 0 1 0 1 10 1 10 11 0 0 0 1 1 1 1 0 0 0 1 1 1 1 Q00 Q10 Q20 CP01234567 Q0010101010 [题6-21]试用上升沿JK触发器构成异步3位二进制加法计数器,要求画出逻辑电路图,以及计数器输入时钟CLK与JK触发器输出端Q〜Q的波形图。 qi~~n00T~~ Q2111~]_° [题6-22]同题6-21,将所设计计数器改为减法计数器。 CP01234567 0 Q00 Q10 Q20 1 1 1111 [题6-23]试用上升沿JK触发器构成同步3位二进制加法计数器,要求画出逻辑电路图。 解: JnKnQn1Qn2Q2QQo [题6-24]图题6-24所示为异步4位二进制加法计数器74LS293组成的计数器电路,试说明该计数电路是多少进制计数器,并说明复位信号RESET勺有效电平, 图题6-24 解: RESET有效电平为低电平。 该计数器是13进制计数器。 [题6-25]图题6-25所示为具有同步清除功能的同步四位二进制加法计数器74LS163 组成的计数器电路,试说明该计数电路是多少进制。 74LS163 图题6-25 解: 该电路是异步清零6进制计数器。 [题6-26]图题6-26所示为具有异步清除功能的同步四位二进制加法计数器74LS161组成的计数电路,试说明该计数电路是多少进制。 图题6-26 解: 异步清零5进制计数器。 [题6-27]图题6-27所示为具有同步预置功能的同步四位二进制加法计数器74LS161 组成的计数电路,试说明该计数电路是多少进制。 图题6-27 解: 该电路是同步置数6进制计数器。 74LS161 [题6-28]图题6-28所示为具有同步预置功能的同步四位二进制加法计数器组成的计数电路,试说明该计数电路是多少进制。 tIK 解: 该计数器是同步置数计数脉冲,置入数3。 图题6-28 12进制。 置入数为3,数14时准备好置数条件,再加一个 [题6-29]试判断图题6-29所示为电路为多少进制计数器,是同步电路还是异步电路。 图题6-29 解: 上图: 同步级连 下图: 异步级连 100进制计数器。 100进制计数器。 [题6-30]试画出图题6-30所示电路的状态图,并画出时钟CLK作用下的Y端波形。 CLK I. -ENI*宀「1K £CI.R£LOAU -INI' 74|SI6I 图题6-30 解: 状态顺序为: 6、7、8、E、F、0、6、7、8、E、F 写成二进制为: 0000011001111000111011110000,因此Y(D)端的波形如下。 F图中a[..]是计数器输出。 [题6-31]试分析图题6-31所示电路的功能。 ClK D用 ? 4]、I亦 图题6-31 解: 该电路具有移位寄存器功能。 (图中a1~a4是计数器输出) 【题6-32】试用74LS161采用反馈置数法组成十一进制计数器 解: 当计数到10时,再来计数脉冲上升沿,置数0。 【题6-33】试用74LS160采用反馈清零法组成七进制计数器。 解: 当计数到7时,产生异步清零,因此数字7只出现一瞬间。 CLK .74LS160 【题6-34】试用2片74LS161采用整体反馈清零法组成128进制计数器 解: 采用同步连接方式,当计数到16*8=128时,产生反馈清零动作。 CLK CLR LOAD RCO ENT ENP qA CLK qb A QC B Qd C D 15 74LS161 14 13 11 1 9 10 7 2 3 T ■5 "6 CLR LOAD RCO .ENT ENP qA CLK Qb •A QC B qd C D 15 14 74LS161 * 6-35】试用2片74LS161采用整体反馈置数法组成当计数到高位为 【题 解: 沿到达后,高位置数0, 7时,准备置数动作,而低位从F返回0。 128进制计数器。 当低位进位RCC为1时,高位时钟的上升 CLK 1 2 3 "4~ J— — CLR LOAD RCO ENT ENP qA CLK QB A QC B QD C D 15 74LS161 14—TT—12^TT 3 4 5 6 CLRLOADENTENPCLK A B C D RCO qAqBQC Qd 14—T3—12-11 74LS161 【题6-36】试用2片74LS160组成六十进制计数器。 解: 该计数器计数到59时,再来一个计数脉冲上升沿,则低位返回零,高位置数0。 CLK CLR LOAD RCO .ENT .ENP qA .CLK QB ■A QC ■B QD .C -D 1 15 2 3 11 6 74LS160 9^ 4 5 CLR LOAD CLK 3 A 4 5 6 D B C ENT ENP RCO QA QB QC QD 15 14 13 12 11 74LS160 1〜12。 【题6-37】试用2片74LS161组成十二进制计数器,要求计数值为 解: 当计数到12时,再来一个计数脉冲上升沿,计数器低位置1,高位置0。 [题6-38]*试用D触发器构成3位格雷码计数器。 解: 第1步,画状态表。 0 001 011 010 110 000 100 101 111 Qo 1 00011110 q;+q卫n+1 、QQ Q2、00 00 10 011110 0 0 T 0 0 0 Q0 1 丁1 00011110 QQ0 0 厂 ~7) 0 0 0 0 忙 1 00011110 q+1 第3步写出驱动方程(D触发器的状态方程就是驱动方程) q21 D2 Q2Q0 Q1Q0 Q1n1 D1 Q2Q0 Q1Q0 Q;n1 Do Q2Q1 Q2Q1 第4步画逻辑图 & 1— >1 & —— Q1 & FF2 1D Q2 FF0 Q0 1D CP FF1 1D 第5步在MAXplusll软件或QUARTUSI软件的仿真结果。 [题6-39]*用D触发器构成5进制计数器。 该例可用题6-38所用的步骤做。 [题6-40]试用4个D触发器组成自
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 锁存器 触发器 习题 参考答案