秒表报告.docx
- 文档编号:28304630
- 上传时间:2023-07-10
- 格式:DOCX
- 页数:13
- 大小:545.03KB
秒表报告.docx
《秒表报告.docx》由会员分享,可在线阅读,更多相关《秒表报告.docx(13页珍藏版)》请在冰豆网上搜索。
秒表报告
机电工程学院
班级:
电子101
姓名:
高帅帅
学号:
101080904
指导老师:
张江伟
内容摘要:
本实验报告介绍的是秒表,利用EDA技术和CAD的技术软件绘制秒表各层电路。
在EDA工具软件平台上来实现既定的电子线路系统功能。
就因为EDA有如此大的功能,因此选择EDA来实现秒表的设计。
而CAD有着母图与子图的功能,所以也就利用CAD绘制图。
秒表是一种用数字显示秒、分、的计时装置,与传统机械钟相比,它具有走时准确、显示直观、无机械转动装置等优点,因而得到广泛应用。
本课题是利用EDA技术用集成电路设计一个秒表,即显示秒、分、,分别用10、60、24译码器,秒、分均为六十进制,即显示00~59,它们的个位是十进制,十位是六进制。
其中组成秒、分、的芯片均用7490来实行,先用它实现十进制,然后分别用两个十进制模板来实现六十进制、,最终实现秒表。
这一设计原本原理图复杂,所用连线众多,但因EDA具有把原理图模板化的功能,CAD用着整体化得互相切换的功能,因此,最终生成的秒表原理图简单、清晰、明了。
一.设计要求:
根据设计要求,综合数字钟电路可分为计秒电路、计分电路、2个子模块,这2个子模块必须都具有预置、计数、进位功能,设计思想如下:
A.计秒电路:
以直接输入或由分频器产生的秒脉冲作为计秒电路的计数时钟信号,待计数至60瞬间,进位,计分电路加1,而计秒电路则清零并重新计秒。
计分电路:
计秒电路得到进位脉冲,来一个脉冲就加1,当得到60个脉冲,即计数至60瞬间,进位,计时电路加1,而计秒、计分电路则清零,并重新计秒、分
B.设计一个秒表,要求能实现分、秒的计数功能,,同时将结果通过4个7段数码管显示,具体框图如下:
从上图可看出秒表可分为五个部分组成。
1、按键电路2、时钟电路
3、计数器电路4、动态显示电路5、数码管
二、设计内容:
1.按键电路的设计:
2.时钟电路的设计:
3.分秒表的总电路:
4.计数器电路的设计:
(1)、十进制电路。
(2)、六十进制电路:
{十进制电路}
(1)、十进制电路:
5.十进制计数器的设计
A.所用芯片7490如下图所示:
其逻辑功能图如下:
Set9A
Set9B
CLRA
CLRB
CLKA
CLKB
QD
QC
QB
QA
1
1
X
X
X
X
1
0
0
1
0
X
1
1
X
X
0
0
0
0
X
0
1
1
X
X
0
0
0
0
Set9A×Set9B=0
CLRA×CLRB=0
CP0
0CP
CPQ0
Q3CP0
二进制
五进制
8421十进制
5421十进制
(1)、十进制的74290芯片原理图
a.说明:
置“9”端和置“0”端都为高电平有效,因此接地。
当输入计数脉冲CP时,计数器开始计时,计数到9(1001)时,因为7490芯片为下降沿,所以再产生一个脉冲,计数又从0开始,接入与门的作用就是为了当计到9时,进位,且十进制清零。
由此构成十进制计数器。
图中CO为进位端,clear为清零端,shizhong为输入端。
b.8421BCD码介绍:
8421BCD码是一种最基本的、应用十分普遍的BCD码,它是一种有权码,8421就是指在用4位二进制数码表示1位十进制数时,每一位二进制数的权从高位到低位分别是8、4、2、1,在8421BCD码中不允许出现1010~1111这6个代码,他们是没有意义的。
如下是十进制与8421码之间的转换关系:
十进制
8421码
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
(1)、十进制的波形图
(2)十进制的程序:
modulecount10(clock,en,Q,co,clear);//模块的IO口
inputclock,en,clear;
output[3:
0]Q;//输入或输出
outputco;
reg[3:
0]Q;//输出信号类型
regco;
always@(posedgeclock)//脉冲........
begin
if(!
clear)//低电平清0
Q<=0;
elseif(en)//使能
begin
if(Q<9)//如果个位小于9
Q<=Q+1'b1;
else
Q<=4'b0000;//如果等于9,下次清0
end
else
Q<=Q;
if(Q==8)co<=1;
elseco<=0;
end
endmodule
(2)、六十进制设计电路:
<1>、六十进制电路
(2)、六十进制的原理图
a.说明:
六十进制的个位是十进制数,十位是六进制数,当个位计数到9(1001)时,若再来一个脉冲,个位清零,同时产生一个进位信号,通过个位的CO端输入十位的shizhong输入端,相当于给了一个脉冲信号,因此十位也开始计数。
当计数到59(0101,1001)时,若再来一个脉冲,六十进制计数器重新计时,这就构成了六十进制计数器。
图中4输入与门的输出端CO为六十进制计数器的进位端(59时产生进位信号),SJ为脉冲输入端,当十位计到6的瞬间时,通过两输入的与门进行清零,个位输出端用g1、g2、g3、g4表示,且g4为高位,十位输出端用s1、s2、s3、s4表示,s4为高位。
(2)、六十进制的波形图
(3)、六十进制程序:
modulecount60(clock,en,co,clear,QH,QL);//模块的IO
inputclock,en,clear;
output[3:
0]QH,QL;//输入或输出
outputco;
reg[3:
0]QH,QL;//输出信号类型
regco;
always@(posedgeclockornegedgeclear)//脉冲........
begin
if(!
clear)//低电平清0
beginQH<=0;QL<=0;co<=0;end
elseif(en)//使能
begin
///////////计数////////////
if(QH==5&&QL==9)beginQH<=0;QL<=0;end
elseif(QL==9&&QH<5)beginQH<=QH+1;QH<=0;end
elseif(QL<9)beginQL<=QL+1;QH<=QH;end
elsebeginQH<=0;QL<=0;end
end
end
endmodule
三、实验总结
通过本次实验大体的理解秒表的功能及他的工作原理,EDA的软件的应用CAD软件的应用,秒表功能复杂,本次实验挺绕人的,也许是没用心去学吧,实验中结构紧密,一环扣一环,十进制、六十进制、二四译码、数据选择器,一环扣一环,环环相靠。
本次实验中收获还行,对秒表原理大大的理解。
同时对EDA,CAD各软件的熟练的应用。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 秒表 报告
![提示](https://static.bdocx.com/images/bang_tan.gif)