数字逻辑复习题3.docx
- 文档编号:28671032
- 上传时间:2023-07-19
- 格式:DOCX
- 页数:23
- 大小:160.39KB
数字逻辑复习题3.docx
《数字逻辑复习题3.docx》由会员分享,可在线阅读,更多相关《数字逻辑复习题3.docx(23页珍藏版)》请在冰豆网上搜索。
数字逻辑复习题3
第一章
一、选择题
1.以下代码中为无权码的为C。
A.8421BCD码B.2421BCD码C.余三码
2.以下代码中为恒权码的为AB。
A.8421BCD码B.2421BCD码C.余三码
3.一位十六进制数可以用C位二进制数来表示。
A.1B.2C.4D.16
4.十进制数25用8421BCD码表示为BC。
A.10101B.00100101C.100101D.10101
5.在一个8位的存储单元中,能够存储的最大无符号整数是CD。
A.(256)10B.(127)10C.(FF)16D.(255)10
6.与十进制数(53.5)10等值的数或代码为ABCD。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)8
8.与八进制数(47.3)8等值的数为:
AB
A.(100111.011)2B.(27.6)16C.(27.3)16D.(100111.11)2
9.常用的BCD码有CD。
A.奇偶校验码B.格雷码C.8421码D.余三码
10.与模拟电路相比,数字电路主要的优点有BCD。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强
11.以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=1
12.逻辑变量的取值1和0可以表示:
ABCD。
A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无
13.当逻辑函数有n个变量时,共有D个变量取值组合?
A.nB.2nC.n2D.2n
14.逻辑函数的表示方法中具有唯一性的是AD。
A.真值表B.表达式C.逻辑图D.卡诺图
15.F=A
+BD+CDE+
D=AC。
A.
B.
C.
D.
16.逻辑函数F=
=A。
A.BB.AC.
D.
17.A+BC=C。
A.A+BB.A+CC.(A+B)(A+C)D.B+C
18.在何种输入情况下,“与非”运算的结果是逻辑0。
D
A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1
19.在何种输入情况下,“或非”运算的结果是逻辑0。
BCD
A.全部输入是0B.全部输入是1C.任一输入为0,其他输入为1D.任一输入为1
20.逻辑函数
,当ABCD取值为(BD)时,F=1。
A.0100B.0111C.0101D.1100
21、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为(B)。
A、逻辑加B、逻辑乘C、逻辑非
22、十进制数100对应的二进制数为(C)。
A、1011110B、1100010C、1100100D、11000100
23、和逻辑式
表示不同逻辑关系的逻辑式是(B)。
A、
B、
C、
D、
24、数字电路中机器识别和常用的数制是(A)。
A、二进制B、八进制C、十进制D、十六进制
25、在(D)输入情况下,“与非”运算的结果是逻辑0。
A、全部输入是0B、任一输入是0C、仅一输入是0D、全部输入是1
26、逻辑变量的取值1和0可以表示(ABCD)。
A、开关的闭合、断开B、电位的高、低C、真与假D、电流的有、无
27、求一个逻辑函数F的对偶式,可将F中的(ACD)。
A.“·”换成“+”,“+”换成“·”B、原变量换成反变量,反变量换成原变量
C、变量不变D、常数中“0”换成“1”,“1”换成“0”
28、在(BCD)输入情况下,“或非”运算的结果是逻辑0。
A、全部输入是0B、全部输入是1
C、任一输入为0,其他输入为1D、任一输入为1
29、n个变量函数的最小项是(C)
A、n个变量的积项,它包含全部n个变量
B、n个变量的荷香,它包含n个变量
C、每个变量都以原、反变量的形式出现,且仅出现一次
D、N个变量的和项,它不包含全部变量
30、逻辑函数F=(A+B)(A+C)(A+D)(A+E)=(B)
A、AB+AC+AD+AEB、A+BCED
C、(A+BC)(A+DE)D、A+B+C+D
31、表示最大的3位十进制数,需要(C)位二进制数
A8B9C10D11
32、函数F=AB+BC,使F=1的输入ABC组合为( D )
A.ABC=000 B.ABC=010C.ABC=101 D.ABC=110
36、完成下列数制之间的转换)
②(11101.1)2=(29.5)10=(35.4)8=(1D.8)16
③(57.625)10=((111001.101)2=(71.5)8=(39.A)16
37、完成下列数制与码制之间的转换(6分)
①(47)10=(01111010)余3码=(01000111)8421码
③(25.25)10=(00100101.00120101)8421BCD=(00101011.00101011)2421BCD=(31.2)8
二、填空题
1. 数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1和0来表示。
2. 分析数字电路的主要工具是逻辑代数,数字电路又称作逻辑电路。
3. 在数字电路中,常用的计数制除十进制外,还有2、8、16。
4. (10110010.1011)2=(262.54)8=(B2.B)16
5. (35.4)8=(11101.1)2=(29.5)10=(1D.8)16=(00101001.0100)8421BCD
6. (39.75)10=(100111.11)2=(47.6)8=(27.C)16
7. (5E.C)16=(1011110.11)2=(136.6)8=(94.75)10=(10010100.01110101)8421BCD
8. (01111000)8421BCD=(1001110)2=(116)8=(78)10=(4E)16
10.逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
11.逻辑函数的常用表示方法有逻辑表达式、真值表、逻辑图。
12.逻辑代数中与普通代数相似的定律有交换律分配律结合律。
摩根定律又称为反演定律。
13.逻辑代数的三个重要规则是代入规则对偶规则反演规则。
14.逻辑函数F=
+B+
D的反函数
=A
(C+
)。
15.逻辑函数F=A(B+C)·1的对偶函数是A+BC+0。
16.添加项公式AB+
C+BC=AB+
C的对偶式为(A+B)(
+C)(B+C)=(A+B)(
+C)。
17.逻辑函数F=
+A+B+C+D=1。
18.逻辑函数F=
=0。
19.已知某函数的对偶式为
+
,则它的原函数为
。
20.己知某组合电路的输入A、B与输出Y的波形关系如下,则Y和A、B的逻辑关系是A⊕B。
21.逻辑函数F(A,B,C,)的卡诺图如图1-1所示,则该函数标准与或式F(A,B,C,)=
和最简与或表达式F(A,B,C,)=
+AC,最简与非-与非表达式为F=
,最简或与表达式为F=(
+C)(A+
),最简或非-或非表达式为F=
;并在最简与或表达式的基础上分别用反演规则和对偶规则直接写出
=(A+C)(
+
)和F’=(
+
)(A+C)。
22、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
23、在正逻辑的约定下,“1”表示高电平,“0”表示低电平。
24、数字电路中,输入信号和输出信号之间的关系是逻辑关系,所以数字电路也称为逻辑电路。
在逻辑关系中,最基本的关系是与逻辑、或逻辑和非逻辑。
25、用来表示各种计数制数码个数的数称为基数,同一数码在不同数位所代表的
权不同。
十进制计数各位的基数是10,位权是10的幂。
26、8421BCD码和2421码是有权码;余3码和格雷码是无权码。
27、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的,简称为数制。
任意进制数转换为十进制数时,均采用按位权展开求和的方法。
28、十进制整数转换成二进制时采用除2取余法;十进制小数转换成二进制时采用
乘2取整法。
29、十进制数转换为八进制和十六进制时,应先转换成二进制,然后再根据转换
的二进数,按照三个数码一组转换成八进制;按四个数码一组转换成十六进制。
30、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
31、最简与或表达式是指在表达式中与项中的变量最少,且或项也最少。
32、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则:
任意两个几何位置相邻的最小项之间,只允许一位变量的取值不同。
33、在化简的过程中,约束项可以根据需要看作1或0。
34、数字逻辑中的有与,或,非基本逻辑运算。
35、逻辑函数有四种表示方法,它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
第二章
一、选择题
1.三态门输出高阻状态时,ABD是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动
5.TTL电路在正逻辑系统中,以下各种输入中ABC相当于输入逻辑“1”。
A.悬空B.通过电阻2.7kΩ接电源
C.通过电阻2.7kΩ接地D.通过电阻510Ω接地
6.对于TTL与非门闲置输入端的处理,可以ABD。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联
7、具有“有1出0、全0出1”功能的逻辑门是(B)。
A、与非门B、或非门C、异或门D、同或门
8、两个类型的集成逻辑门相比较,其中(B)型的抗干扰能力更强。
A、TTL集成逻辑门B、CMOS集成逻辑门
9、CMOS电路的电源电压范围较大,约在(B)。
A、-5V~+5VB、3~18VC、5~15VD、+5V
10、(A)在计算机系统中得到了广泛的应用,其中一个重要用途是构成数据总线。
A、三态门B、TTL与非门C、OC门
11、一个两输入端的门电路,当输入为10时,输出不是1的门电路为(C)。
A、与非门B、或门C、或非门D、异或门
1、基本逻辑关系的电路称为逻辑门,其中最基本的有与门、或门和非门。
常用的复合逻辑门有与非门、或非门、与或非门、异或门和同或门。
2、功能为“有0出1、全1出0”的门电路是与非门;具有“有1出1,全0出0”功能的门电路是或门;实际中集成与非门应用的最为普遍。
3、当外界干扰较小时,TTL与非门闲置的输入端可以悬空处理;TTL或非门不使用的闲置输入端应与地相接;CMOS门输入端口为“与”逻辑关系时,闲置的输入端应接高电平,具有“或”逻辑端口的CMOS门多余的输入端应接低电平;即CMOS门的闲置输入端不允许悬空。
3、试写出图2.48所示数字电路的逻辑函数表达式,并判断其功能。
解:
电路的逻辑函数表达式为:
列真值表:
A
B
C
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
输入变量中有两个或两个以上为1时,输出才为1,因此电路功能为多数表决器电路。
第三章
一、选择题
1.若在编码器中有50个编码对象,则要求输出二进制代码位数为B位。
A.5B.6C.10D.50
2.一个16选一的数据选择器,其地址输入(选择控制输入)端有C个。
A.1B.2C.4D.16
3.四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y=A。
A.
B.
C.
D.
4.一个8选一数据选择器的数据输入端有E个。
A.1B.2C.3D.4E.8
5.在下列逻辑电路中,不是组合逻辑电路的有D。
A.译码器B.编码器C.全加器D.寄存器
7.以下电路中,加以适当辅助门电路,B适于实现单输出组合逻辑电路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器
8.用四选一数据选择器实现函数Y=
,应使A。
A.D0=D2=0,D1=D3=1B.D0=D2=1,D1=D3=0
C.D0=D1=0,D2=D3=1D.D0=D1=1,D2=D3=0
9.用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=
,应AB。
A.用与非门,Y=
B.用与门,Y=
C.用或门,Y=
D.用或门,Y=
10、下列各型号中属于优先编码器是(C)。
A、74LS85B、74LS138C、74LS148D、74LS48
12、八输入端的编码器按二进制数编码时,输出端的个数是(B)。
A、2个B、3个C、4个D、8个
13、四输入的译码器,其输出端最多为(D)。
A、4个B、8个C、10个D、16个
14、当74LS148的输入端
按顺序输入11011101时,输出
为(C)。
A、101B、010C、001D、110
15、译码器的输入量是(A)。
A、二进制B、八进制C、十进制D、十六进制
16、编码器的输出量是(A)。
A、二进制B、八进制C、十进制D、十六进制
17、组合逻辑电路一般由(A)组合而成
A、门电路B、触发器C、计数器D、寄存器
18、以下哪个编码不能是二-十进制译码器的输入编码(B)
A0000B1010C1001D0011
19、8线—3线优先编码器的输入为I0—I7,当优先级别最高的I7有效时,其输出
的值是(C)。
A.111B.010C.000D.101
20、十六路数据选择器的地址输入(选择控制)端有(C)个。
A.16B.2C.4D.8
21、已知74LS138译码器的输入三个使能端(E1=1,E2A=E2B=0)时,地址码A2A1A0=011,则输出Y7~Y0是(C)。
A.11111101B.10111111C.11110111D.11111111
1、能将某种特定信息转换成机器识别的二进制数码的组合逻辑电路,称之为
编码器;能将机器识别的二进制数码转换成人们熟悉的十进制或某种特定信息的组合逻辑电路,称为译码器;74LS85是常用的组合逻辑电路译码器。
2、在多数数据选送过程中,能够根据需要将其中任意一路挑选出来的电路,称之为
数据选择器,也叫做多路开关。
3、74LS147是10线—4线的集成优先编码器;74LS148芯片是8线—3线的集成优先编码器。
4、74LS148的使能端
为低电平时允许编码;当
1时各输出端及
、
均封锁,编码被禁止。
5、两片集成译码器74LS138芯片级联可构成一个4线—16线译码器。
6、LED是指半导体数码管显示器件。
74LS48是共阴极数码管。
7、组合逻辑电路的逻辑特点是,任意时刻的输出状态仅取决于该时刻的当前输入状态,而与信号作用前的电路无关。
8、两二进制数相加时,不考虑低位的进位信号是半加器。
两二进制数相加时,考虑低位的进位信号是全加器。
74LS138是3线—8线译码器,译码为输出低电平有效,若输入为A2A1A0=110时,输出
应为10111111。
9、BCD七段译码器输入的是4位二进制码。
输出端有7个。
10、目前国产的集成逻辑门电路中,74LS00系列属于TTL类型逻辑门电路,CD4011属于CMOS类型逻辑门电路。
第四章
一、选择题
1.N个触发器可以构成能寄存B位二进制数码的寄存器。
A.2NB.NC.2N-1D.2N
2.在下列触发器中,有约束条件的是C。
A.主从JKF/FB.主从DF/FC.同步RSF/FD.边沿DF/F
3.一个触发器可记录一位二进制代码,它有C个稳态。
A.0B.1C.2D.3E.4
4.存储8位二进制信息要D个触发器。
A.2B.3C.4D.8
5.对于T触发器,若原态Qn=0,欲使新态Qn+1=1,应使输入T=BD。
A.0B.1C.QD.
6.对于T触发器,若原态Qn=1,欲使新态Qn+1=1,应使输入T=AC。
A.0B.1C.QD.
7.对于D触发器,欲使Qn+1=Qn,应使输入D=C。
A.0B.1C.QD.
8.对于JK触发器,若J=K,则可完成C触发器的逻辑功能。
A.RSB.DC.TD.Tˊ
9.欲使JK触发器按Qn+1=Qn工作,可使JK触发器的输入端ABDE。
A.J=K=0B.J=Q,K=
C.J=
K=QD.J=Q,K=0E.J=0,K=
10.欲使JK触发器按Qn+1=
n工作,可使JK触发器的输入端ACE。
A.J=K=1B.J=Q,K=
C.J=
K=QD.J=Q,K=1E.J=1,K=Q
11.欲使JK触发器按Qn+1=0工作,可使JK触发器的输入端BCD。
A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=1
12.欲使JK触发器按Qn+1=1工作,可使JK触发器的输入端BCE。
A.J=K=1B.J=1,K=0C.J=K=
D.J=K=0E.J=
K=0
13.欲使D触发器按Qn+1=
n工作,应使输入D=D。
A.0B.1C.QD.
15.下列触发器中,没有约束条件的是D。
A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器
17.为实现将JK触发器转换为D触发器,应使A。
A.J=D,K=
B.K=D,J=
C.J=K=DD.J=K=
18、仅具有置“0”和置“1”功能的触发器是(C)。
A、基本RS触发器B、钟控RS触发器
C、D触发器D、JK触发器
19、由与非门组成的基本RS触发器不允许输入的变量组合
为(A)。
A、00B、01C、10D、11
20、同步RS触发器的特征方程是(D)。
A、
B、
C、
D、
21、仅具有保持和翻转功能的触发器是(B)。
A、JK触发器B、T触发器C、D触发器D、Tˊ触发器
22、触发器由门电路构成,但它不同门电路功能,主要特点是具有(C)
A、翻转功能B、保持功能C、记忆功能D、置0置1功能
23、TTL集成触发器直接置0端
和直接置1端
在触发器正常工作时应(C)
A、
=1,
=0B、
=0,
=1
C、保持高电平“1”D、保持低电平“0”
24、按触发器触发方式的不同,双稳态触发器可分为(C)
A、高电平触发和低电平触发B、上升沿触发和下降沿触发
C、电平触发或边沿触发D、输入触发或时钟触发
25、按逻辑功能的不同,双稳态触发器可分为(D)。
A、RS、JK、D、T等B、主从型和维持阻塞型
C、TTL型和MOS型D、上述均包括
26、为避免“空翻”现象,应采用(B)方式的触发器。
A、主从触发B、边沿触发C、电平触发
10、为防止“空翻”,应采用(C)结构的触发器。
A、TTLB、MOSC、主从或维持阻塞
27、JK触发器要时钟信号的作用下,要使
,以下输入端连线不能为(C)
AJ=K=0BJ=Q,
CJ=K=QDJ=Q,K=0
28、下列触发器中有约束条件的是(A)
A、基本RS触发器B、边沿D触发器
C、主从JK触发器D、T触发器
二、填空题
1.触发器有2个稳态,存储8位二进制信息要8个触发器。
2.一个基本RS触发器在正常工作时,它的约束条件是
+
=1,则它不允许输入
=0且
=0的信号。
3.触发器有两个互补的输出端Q、
,定义触发器的1状态为Q=1
=0,0状态为Q=0
=1,可见触发器的状态指的是Q端的状态。
4.一个基本RS触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是RS=0。
5.在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式式或边沿式式的触发器不会出现这种现象。
6、两个与非门构成的基本RS触发器的功能有置0、置1和保持。
电路中不允许两个输入端同时为低电平,否则将出现逻辑混乱。
7、通常把一个CP脉冲引起触发器多次翻转的现象称为空翻,有这种现象的触发器是钟控的RS触发器,此类触发器的工作属于电平触发方式。
8、为有效地抑制“空翻”,人们研制出了边沿触发方式的主从型JK触发器和维持阻塞型D触发器。
9、JK触发器具有置0、置1、保持和翻转四种功能。
欲使JK触发器实现
的功能,则输入端J应接高电平1,K应接高电平1。
10、D触发器的输入端子有1个,具有置0和置1的功能。
11、触发器的逻辑功能通常可用特征方程、状态转换图、功能真值表和时序波形图等多种方法进行描述。
12、组合逻辑电路的基本单元是门电路,时序逻辑电路的基本单元是触发器。
13、JK触发器的次态方程为Qn+1=jQn’+K’Qn;D触发器的次态方程为Qn+1=D。
14、触发器有两个互非的输出端Q和
,通常规定Q=1,
=0时为触发器的1状态;Q=0,
=1时为触发器的0状态。
15、两个与非门组成的基本RS触发器,正常工作时,不允许
0,其特征方程为
,约束条件为
。
16、同步RS触发器
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑 复习题