数字电子技术离线作业word精品文档13页.docx
- 文档编号:29562779
- 上传时间:2023-07-24
- 格式:DOCX
- 页数:17
- 大小:196.51KB
数字电子技术离线作业word精品文档13页.docx
《数字电子技术离线作业word精品文档13页.docx》由会员分享,可在线阅读,更多相关《数字电子技术离线作业word精品文档13页.docx(17页珍藏版)》请在冰豆网上搜索。
数字电子技术离线作业word精品文档13页
模拟题一
一、单项选择
1、数字信号是(b)。
(a)时间和幅值上连续变化的信号(b)时间和幅值上离散的信号
(c)时间上连续、幅值上离散变化的信号(c)时间上离散、幅值上连续变化的信号
2、处理(d)的电子电路是数字电路。
(a)交流电压信号(b)直流信号
(c)模拟信号(d)数字信号
3、数字电路中,晶体管的工作于(d)状态。
(a)放大(b)饱和(c)截止(d)开关
4、在设计过程中,逻辑函数化简的目的是(b)。
(a)获得最简与或表达式(b)用最少的逻辑器件完成设计
(c)用最少的集电门完成设计(d)获得最少的与项
5、10-4线优先编码器允许同时输入(d)路编码信号。
(a)1(b)9(c)10(d)多
6、要使JK触发器的输出Q从1变成0,它的输入信号JK应为(b)。
(a)00(b)01(c)10(d)无法确定
7、TTL集成单稳态电路的暂稳态时间tW为___(a)___。
(a)
(b)
(c)
(d)
8、n位环形移位寄存器的有效状态数是(a)。
(a)n(b)2n(c)4n(d)2n
9、以下可编程逻辑器件中,集成密度最高的是(d)。
(a)PAL(b)GAL(c)HDPLD(d)FPGA
10、若双积分A/D转换器第一次积分时间T1取20mS的整倍数,它便具有
(b)的优点。
(a)较高转换精度(b)极强抗50Hz干扰(c)较快的转换速度(d)较高分辨率
二.填空题(请在空格中填上合适的词语,将题中的论述补充完整)
1、人们习惯的数制是十进制,在数字电路中常用的数制是二进制。
2、在晶体三极管c、b极间并接肖特基二极管,可提高晶体三极管开关速度。
3、基本译码电路除了完成译码功能外,还能实现逻辑函数发生和DMUX功能。
4、用74LS138译码器实现多输出逻辑函数,需要增加若干个与非门。
5、触发器按逻辑功能可分为RS触发器、JK触发器、T触发器、D触发器4种最常用的触发器。
6、TTL与非门构成的微分单稳电路中,若出现
时,可采用_微分电路_电路解决。
7、4个触发器构成的行波计数器,其最大计数长度为16。
8、按照数据写入的方式,ROM可分为掩脱ROM、PROM、EPROM、和
E2PROM等四类。
9、一10位ADC的最小分辨电压为8mV,采用四舍五入的量化方法,若输入电压为5.337V,则输出数字量为(1010011011)2。
10、8位并行比较型A/D转换器内比较器数量应为255。
3、试分析图4.3所示电路的逻辑功能。
4、
[解]
(1)由逻辑图写出表达式并变换
可以设中间变量L1、L2、L3、L4,由输出到输入写出S的表达式
CBA
S
000
001
010
011
100
101
110
111
0
1
1
0
1
0
0
1
(2)列逻辑真值表见右表。
(3)由分析可知,该电路的功能是一个3输入奇校验电路,即当输入变量中1的个数为奇数时,输出S=1;否则S=0。
图5.4
四、已知CMOS边沿触发结构JK触发器各输入端的电压波形如图5.4所示,试画出
、
对应的电压波形。
、
对应的电压波形如图所示。
五、电路如图6.5所示。
(1)分析S未按下时电路的工作状态。
u0处于高电平还是低电平?
电路状态是否可以保持稳定?
(2)若C=10μF,按一下启动按钮S,当要求输出脉宽tw=10S时,计算R值。
(3)若C=0.1μF,要求暂稳时间tw=5mS时求R值。
此时若将C改为1μF(R不变),则时间tw又为多少?
1、S未闭合时,uTR=VCC,若输出为低电平,放电管导通,uTH=0V,根据555的功能表知输出保持低电平;若输出为高电平,放电管截至,C充电,uTH=UC上升,当uTH≥2/3VCC时,输出跃变为低电平,同时放电管导通,使uTH=0V。
综上所述,uO处于低电平,电路状态可保持稳定。
2、
3、
,
【解】
(1)S未闭合时,uTR=VCC,若输出为低电平,放电管导通,uTH=0V,根据555的功能表知输出保持低电平;若输出为高电平,放电管截至,C充电,uTH=UC上升,当uTH≥2/3VCC时,输出跃变为低电平,同时放电管导通,使uTH=0V。
综上所述,uO处于低电平,电路状态可保持稳定。
(2)
(3)
,
六、一同步时序电路如图7.6所示,设各触发器的起始状态均为0态。
(1)作出电路的状态转换表;
(2)画出电路的状态图;
(3)画出CP作用下各Q端的波形图;
(4)说明电路的逻辑功能。
【解】
(1)写出状态转换表如下表所示;
(2)画出状态转换图如图(a)所示;
(3)画出波形图见图(b)所示;
(4)由状态转换图可看出该电路为同步8进制加法计数器。
七、若采用图所示的量化电平划分方法,试计算6位并行比较型A/D转换器的最大的量化误差是多少?
【解】
若输入模拟电压仍为0~0.7V,6位并行比较型A/D转换器的单位量化电压
所以,最大的量化误差为
模拟题二
一、单项选择
1、数字电路中最常用的BCD码是(b)。
(a)5421码(b)8421码(c)余3码(d)循环码
2、当(a)时,增强型NMOS管相当于开关接通。
(a)
(b)
(c)
(d)
3、七段译码器74LS47的输入是4位(d),输出是七段反码。
(a)二进制码(b)七段码(c)七段反码(d)BCD码
4、与4位串行进位加法器比较,使用超前进位全加器的目的是(c)。
(a)完成自动加法进位(b)完成4位加法
(c)提高运算速度(d)完成4位串行加法
5、两个与非门构成的基本RS触发器,当Q=1、
=0时,当两个输入信号
和
时触发器的输出Q会(b)。
(a)变为0(b)保持1不变(c)保持0不变(d)无法确定
6、同步RS触发器的两个输入信号RS为00,要使它的输出从0变成1,它的RS应为(b)。
(a)00(b)01(c)10(d)11
7、若将输入脉冲信号延迟一段时间后输出,应用___(b)___电路。
(a)施密特触发器(b)单稳态触发器(c)多谐振荡器(d)集成定时器
8、从电路结构上看,时序电路必须含有(b)。
(a)门电路(b)存储电路(c)RC电路(d)译码电路
9、下面描述同一逻辑电路内、外输入输出逻辑关系的方程中,(c)表明该电路为时序逻辑电路。
(a)
(b)
(c)
(d)
10、若停电数分钟后恢复供电,(c)中的信息能够保持不变。
(a)RAM(b)COMP(c)ROM(d)MUX
二.填空题
1、89的8421BCD码是10001001。
2、TTL与非门输出高电平UOH的典型值为3.6V。
3、74LS253为具有三态输出的双4选1数据选择器,要把它扩展成为8-1数据选择器,它的2个输出端可以直接连接或者通过与门门得到8选1的输出端。
4、多路分配器DMUX可以直接用译码器来实现
5、触发器有两种稳定状态,在适当触发信号的作用下,触发器可从一种稳定状态转变为另一种稳定状态。
6、TTL型555集成定时器的电源适用范围为___5~15V___。
7、用异步操作控制计数循环的方法实现任意进制计数电路时存在瞬态。
8、现代数字系统设计一般采用自上而下的模块化设计方法。
9、8位并行比较型A/D转换器内比较器数量应为255。
10、转换速度最快的A/D转换器是并行比较型。
三、集成单稳态触发器74121组成的延时电路如图6.3所示,要求
(1)计算输出脉宽的调节范围;
(2)电位器旁所串电阻R有何作用?
【解】
(1)输出脉宽:
分别代入RW=0和22
计算,可得tW的调节范围为:
。
(2)电阻R起保护作用。
否则,当电位器调到零时,VCC将直接加于内部门电路输出端,而导致电路损坏。
四、一个双输入端、双输出端的组合逻辑电路如图4.4所示,分析该电路的功能。
解]1、由逻辑图写出逻辑表达式,并进行化简和变换。
2、列写真值表
输入
输出
输入
输出
AB
00
01
SC
00
10
AB
10
11
SC
10
01
3、分析真值表可知,具有二位二进制数半加器的功能。
五、主从JK触发器构成一电路如图7.5所示。
(1)若Q2Q1Q0作为码组输出,该电路实现何种功能?
(2)若仅由Q2输出,它又为何种功能?
【解】
(1)由图可见,电路由三个主从JK触发器构成。
各触发器的J、K均固定接1,且为异步连接,故均实现T'触发器功能,即二进制计数,故三个触发器一起构成8进制计数。
当Q2Q1Q0作为码组输出时,该电路实现异步8进制计数功能。
(2)若仅由Q2输出,则该电路实现8分频功能。
六、用与非门设计四变量的多数表决电路。
当输入变量A、B、C、D有3个或3个以上为1时输出为1,输入为其他状态时输出为0。
【解】由题写出逻辑表达式。
画出逻辑电路如下图所示。
七、分析图7.7时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。
图7.7
【解】
电路的驱动方程为
电路的状态方程为
⊙
电路的输出方程为
电路的状态转换图如图所示,逻辑功能为五进制加法计数器,电路能自启动。
模拟题三
一、单项选择(在每小题的四个备选答案中,选出一个正确答案,并将题号写在题后的空格内)
1.(195)H表示((d))。
(a)二进制数(b)十进制数(c)八进制数(d)十六进制数
2.8421BCD码10000111表示的十进制数是((c))。
(a)131(b)103(c)87(d)13
3.下列电路中,属于时序逻辑电路的是((c))。
(a)数据选择器(b)编码器(c)计数器(d)比较器
4.对于JK型触发器下列说法正确的是((a))。
(a)当
,
时具有计数的功能(b)当
,
时
(c)当
,
时
(d)当
,
时
5.译码器的任务是((a))。
(a)将某种代码转换为电路的某种输出状态
(b)将电路的某种状态转换成相应的代码
(c)将十进制数转化为二进制数
(d)将二进制数转换为十进制数
6.十进制数36转换为十六进制数,结果为((b))。
(a)26(b)24(c)22(d)20
7.N变量的卡诺图中任一最小项应当有((b))相邻块。
(a)2N(b)N(c)N+1(d)N-1
8.“或非”逻辑运算结果为“0”的条件是该或项的变量((c))。
(a)全部输入“0”(b)任一个输入“0”
(c)至少有一个输入“1”(d)全部输入“1”
9.两个开关控制一盏灯,用A和B为1表示相应开关为闭合状态,如果只有两个开关都闭合时灯才不亮,则该电路的逻辑关系为((d))。
(a)同或(b)或非(c)异或(d)与非
10.小容量RAM内部存储矩阵的字数与外部地址线数n的关系一般为(a)。
(a)2n(b)22n(c)>22n(d)<2n
二、填空
1.
(1787)D,(1010010.11)
=(82.75)D。
2.半导体存储器可分为RAM和ROM两大类。
3.函数
的最小项表达式为
。
4.电路的输出不仅取决于当前的输入,而且与原来的状态有关的电路一定是时序电路。
5.设
,那么,其反函数
。
6.
与非表达式为
。
7.
=
,
=A。
8.对于D触发器,当D=
时,
。
9.时序逻辑电路根据输出与输入的关系,分为more型与mealy型电路。
10.DAC的单位量化电压为U,则它的最大输出电压uOmax=(2n–1)U。
三、化简逻辑函数
1.用代数法化简
2.试用卡诺图化简函数L=∑m(2,3,4,5,9)+∑d(10,11,12,13)
【解】1.
2.L
4.试分析题4图所示电路的逻辑功能。
【解】写出电路的逻辑表达式如下
电路逻辑功能:
当4位二进制数DCBA为偶数时F1=1,否则F1=0。
当二进制数DCBA可被4整除时F2=1,否则F2=0。
五、试用一片3–8线译码器和一个与非门设计一个3位二进制数X2X1X0的奇偶校验器。
要求当输入信号为偶数个1时(含0个1),输出信号F为1,否则为0,要求列真值表,写出逻辑表达式,画出逻辑电路图。
2、选择3–8线译码器74LS138,画出逻辑电路如题5解图所示。
【解】1、根据题意写出真值表如表所示,并写出输出F的最小项表达式。
X2X1X0
F
000
1
001
0
010
0
011
1
100
0
101
1
110
1
111
0
2、选择3–8线译码器74LS138,画出逻辑电路如题5解图所示。
题5解图
六、分析题6图示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电路能否自启动。
题6图
【解】
电路的驱动方程为
电路的状态方程为
⊙
电路的输出方程为
题6解图
电路的状态转换图如题6解图所示,逻辑功能为五进制加法计数器,电路能自启动。
七、集成单稳态触发器74121组成的延时电路如题7图所示,要求
1、计算输出脉宽的调节范围;
2、电位器旁所串电阻R有何作用?
【解】
1、输出脉宽:
。
2、电阻R起保护作用。
否则,当电位器调到零时,VCC将直接加于内部门电路输出端,而导致电路损坏。
希望以上资料对你有所帮助,附励志名言3条:
1、理想的路总是为有信心的人预备着。
2、最可怕的敌人,就是没有坚强的信念。
——罗曼·罗兰
3、人生就像爬坡,要一步一步来。
——丁玲
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子技术 离线 作业 word 精品 文档 13