有源箝位设计程序.docx
- 文档编号:30183405
- 上传时间:2023-08-05
- 格式:DOCX
- 页数:47
- 大小:1.28MB
有源箝位设计程序.docx
《有源箝位设计程序.docx》由会员分享,可在线阅读,更多相关《有源箝位设计程序.docx(47页珍藏版)》请在冰豆网上搜索。
有源箝位设计程序
有源箝位元正激變換器的設計程式
概述:
UCC2891電流型有源箝位PWM控制器提供了一個高度集成特色的控制器,專為有源箝位正激或反激變換器的精確控制服務。
UCC2891的資料包含了精確設置IC所必須的全部細節。
當然,這些有效的設計考慮及培訓主要在有源箝位的功率級。
它規定要預先設置好控制IC,本文使用有源箝位正激拓樸作實例,箝位元元部分,功率級和控制環路補償在隨後都作細節描述。
1.簡介:
單端正激變換器是單或多電壓輸出,功率在50W~500W範圍的一種通用選擇。
有幾種廣泛使用的實現變壓器復位技術。
有源箝位的方法是既簡單又有最佳性能的方法。
ZVS(零電壓開關)低的開關電壓應力,擴展出占空比範圍,以及減少了EMI。
組合在一起有效地改善了效率。
綜和這幾個因素考慮都將是選擇有源箝位技術。
但有源箝位元的缺點之一就是需要精密的占空比箝制,如果沒有箝住一些最大值,增加的占空比可能會導致變壓器的飽合或主功率MOSFET上的附加電壓應力,這可能會導致災難性損壞。
另一個缺點是需要對同步延遲時間的先進的控制技術。
在主功率MOSFET與箝位MOSFET柵驅動之間的時間延遲。
UCC2891系列的主要特色之一就是提供驅動一個P溝MOSFET(低邊)或一個N溝MOSFET(高邊)的能力。
主功率開關和箝位元開關之間的時間延遲的調整使過去使用有源箝位元技術時的缺點在UCC2891用作控制IC時已不存在了。
對任何電源設計,滿足設計規範小心地設計功率級控制環路。
及最終設置PWM控制器都是成功的關鍵。
對於有源箝位正激拓樸要有一些附加考慮,這將在下面的設計實例中討論,此例用了簡潔明快的UCC2891PWM控制IC。
設計功率級,箝位級,控制環以及PWM的設置正如理論研究一樣,都是ZVS所固有的,它適用於UCC2891/2/3/4及UCC2897。
2.有源箝位元開關工作的基本原理:
在設計功率級之前,瞭解有源箝位的基本時序原理是很重要的,參看[6]和[7],這裏有八個階段,深入地鑽研有源箝位的電流交換,用低邊有源箝位元結構作為例子,完整的開關週期t0~t4可以簡化並表述出四個性質不同的開關過程。
如圖1~圖4。
2.1t0---t1功率傳輸
在此階段功率由主開關傳輸至二次側,此時Qmain導通,在此條件下剛好在ZVS條件下導通。
因其體二極體先前已經在導通狀態(見圖4)初級電流通過Qmain的溝道電阻。
而且變壓器的磁化電流加上折算到二次側的輸出電流。
在二次側,正向的同步整流Qf導通,並且流過整個負載電流。
在先前狀態,負載電流是流過同步整流Qr的體二極體。
所以Qf是硬開關狀態的開啟損耗的。
2.2t1t2諧振狀態:
這是整個開關週期中出現的兩個諧振狀態的第一個,在此狀態QMAIN在ZVS狀態下關斷,初級電流仍舊連續地通過CcL流過DAOX,QAUX必須是P溝道MOSFET(對低邊箝位),由於此時二次負載電流流過回流MOS。
此時無折射到一次側的電流。
所以僅有流過DAUX的電流為變壓器的磁化電流。
因此QAUX二級體最大的損耗很小,並且給出了QAUX的ZVS狀態開啟的條件。
QMAIN關斷和QAUX開啟之間的延遲時間即諧振週期是已知的。
這是識別有源箝位同其他單端變壓器重定方式的主要方法。
在二次側QF是在硬開關方式下關斷的,整個負載電流卻是通過DR的。
對大電流輸出的應用。
DR的導通損耗,成為整個功耗的主要部分,也是限制工作頻率進一步提示的關鍵因素,當然DR的導通對QR在ZVS狀態下開啟仍是必要的,雖然對自偏置同步整流不可能支掉它,但仍要儘量減小DR的導通時間,令其接近為0,但還要保持QR為ZVS導通。
2.3t2t3有源箝位:
這是有源箝位元狀態,此時變壓器初級重定,雖然圖3的等效電路示出初級電流返轉,變壓器從正向至負向的電流流向實際都是鋸齒狀,當磁化電流達到正向峰值時,又回到原狀態,從0反向升起。
在初級側,QAUX現在在不同的輸入電壓VIN和箝位元電容電壓值之間完全地導通且加到變壓器初級側,QAUX在磁化電流流過時公有很小的導通損耗.而在二次側QR則流過整個負載電流,有較高的導通損耗.
2.4t3t4諧振狀態:
這是一個完整週期中出現的第二次諧振狀態,在此狀態下,QAUX在ZVS狀態下關斷,初級電流仍舊反向流動,只不過是通過QMAIN的體二極體DMAIN初級電流是負向的,但在此期間,此電流方向將要反轉(已經很小).QMAIN的體二楹管開始導通,來為QMAIN的導通設置ZVS導通條件,這在4.4節中會進一步描述.而在二次側,DR剛好在導通狀態下讓QR關斷,因此QR在ZVS狀態下關斷,但與之相象t1t2,根據經驗,不可免地因體二極體導通出現功耗.在t4完成時,開關週期又返回t1t2根據經驗,不可免地因體二極體導通出現功耗。
在t4完成時,開關週期又返回t0----t1狀態。
3.設計規範:
採用UCC2891有源箝位PWM控制器設計一個100W正激變換器,給出3.3V30A的輸出,變換器必須工作在通訊用的輸入電壓範圍36V 表1.UCC2891設計實例規範. 4.功率級設計: 一個頂級的基本元件組成的有源箝位正激變換器功率級電路示於圖5. 有源箝位元功率級由輔助開關QAUX,箝位元電容CCL組成,由於QAUX的參數為初級地,這應參照低邊箝位方法,有源箝位元元件的細節描述見4.3. 對3.3V輸出30A電流,同步整流用在輸出級以保持高效率.為簡化設計採用自偏置同步整流,兩支功率MOSFET為整流的QF,回流的為QR.。 功率級設計從選擇二次側輸出元件開始. 4.1輸出功率級設計: 正激電路使用第三個重定繞組時通常最大占空比限制於50%而RCD箝位及諧振復位的正激變換器可以略微超過50%.而有源箝位復位可將最大占零比推向60%甚至70%。 (特別在低壓應用時)。 在本例中,最大占空比在36V輸入時定為60%,在72V輸入時大約為30%. 輸出電感L0可以用給出的允許的最大電感紋波電流I來計算。 4.1.1輸出電感: 假設峰峰電感紋波電流為最大輸出電流的15%,法拉弟定律 (1)可用來求解 將結果化整,減小紋波電流,即加大感量,允許紋波電流大就減小感量,要考慮到,作為△IC0若允許增加,則RMS紋波電流在輸出電容處增加,如輸出濾波所描述的任何開關損耗,當決定選擇L0值時,必須看到這一點。 對於本設計,流行的(OTS)方式是磁材使用要有低矮的結構,以及可重複設計的特性。 或者選Pulse公司的PA0373,其規格為30A,2uH感量。 飽合電流為35A,PA0373還包括1: 4的耦合繞組,它適於用作初級的自舉偏置電壓。 用(3)式計算△IL0,用於反回計算,代入2uH感量. 一個4.2APP傳輸14%的總負載電流。 它比容許的電感紋波電流更可以接受,用(5)式最大RMS電感電流算出為30.1ARMS.它基本等於最大負載電流. 儘管對更高的△IC0,這個計算也能確保輸出電感不會工作在飽合區. 4.1.2自舉偏置源: 在自由運轉階段,當QR導通時,則跨過輸出電感上的電壓即是輸出電壓,由於PA0307使用的匝比為1: 4的耦合繞組,這樣給出自舉電壓VBoot為: 求解(6)式: ` VBOOT=(NBOOT×V0)-VD(Boot)(7) 用(7)式,設肖特基二極體正向VF為0.5V對VD(Boot)其值為12.7V,對不同的VOUT,VBoot會不一樣,(6)式重新安排以解決不同的匝比得到不同的VBoot. VBoot=(4×3.3V)-0.5V=12.7V(8) 耦合繞組的技術見圖7,在正常工作條件下,工作很好,但要注意VBoot取決於VOUT,在不正常工作時,如過流短路等VOUT就不正常,會導致變換器工作在打呃狀態,VBOOT也會降到PWMIC的欠壓鎖定狀態之下,如果PWMIC必須保持全部功能(在故障時)若VOUT失去穩定,此時則另要偏置源,令其保證VBOOT在UCC2891的欠壓鎖定值之上。 從UCC2891的資料表中,知道起動電壓為12.5V最大起動電流為500uA,這個資訊可用於設計VBOOOT電容,見(9)式: 將已知數據代入,得: CBoot=10uF(10) 4.1.3輸出電容: 輸出電容的選擇基於許多實用要求,諸如成本,幾何尺寸。 功能及可能性。 此例取決於最小輸出電容要允許輸出紋波電壓小於輸出電壓的1%,或為33mV,掌握了電感紋波電流, 最小輸出電容可由(11)或計算(12)式得出。 由 (2)式給出的值僅是確保輸出紋波的最小值。 最終選擇值還要參照Resr(OUT)及瞬態回應。 限33mV紋波。 輸出電容的Resr要小於(13)式,由(14)式給出。 如果瞬態回應是一個設計考慮,那麼輸出電容的選擇就能從所要求的瞬態電壓過沖值得出.V0S為過沖電壓,它在輸出負載電流變化的範圍內不得超出允差。 用電感能量及電容能量的交互可計算出,見(15)式: 對負載的變化從50%到滿載,限制瞬態電壓不超過輸出電壓的3%,則C0計算出為672uF,示於(16)式: 兩個330uF/6.3V的POSCAP電容並聯,再加一支10uF瓷片電容就能很好地滿足瞬態特性.小尺寸,低成本的要求。 6TPD330MPOSCAP為三洋公司產品,ResR為10mΩ,最大紋波電流為4.4ARMS. 從(15)式,注意C0正比於L0,它還取決於fsw及△IL0,作為一點注意,: 這是一個交互功率級,為此目的的一個理由,紋波的對削效應減小了△IL0,容許更高頻率工作,它可減小L0一個更小值的L0,會導致更小的C0值,還大大減小了L0,。 C0的時間常數,功率級就會有更快的瞬態響應,為應用象中間匯流排變換器,瞬態響應可以更少.。 C0可選擇得更少,只一個電容即可。 4.1.4同步整流: 選擇合適的功率MOSFET作自偏置同步整流應用有很多考慮。 在自偏置應用中,MOSFET的柵源電壓理想狀態系直接接在變壓器二次繞組處。 結果是柵壓不是穩定的,它隨輸入電壓,變壓器的重定電壓,變壓器初次級匝數比變化.如果輸入電壓高過2: 1,自偏置方式就不能選用。 就要用控制驅動的解決方案。 為此,一個好的著眼點,為通過計算確定變壓器的變比,根據輸入電壓的範圍,改變同步整流柵驅動電壓可以計算出來,根據伏秒積平衡原理,在輸出電感處可得到最小的二次電壓VS(min)由(17)式給出: 由QMAIN的上升,下降時間及延遲時間尚不知曉,最壞情況下,為總週期的3%,可起始設定用來解決問題見(18)式: 已知最小輸入電壓,作為(18)式結果,現在可以用計算初級到次級的變壓器變比,由(19)式給定. 將匝比化成整數為6,假設二次最低電壓大於(18)式的結果,正如上面提到的,同步MOSFET的柵源電壓是不穩定的,所以下步要決定在整個輸入電壓範圍內在匝比為6時每個MOSFET的柵壓為多少. QF的Vgs的變化正比於輸入電壓除以變壓器匝比,對於36V~72V,QF柵壓的彎化為6V~12V,這對標準MOSFET足夠用了,對QR柵源電壓希望由變壓器的重定電壓除以匝比,對有源箝位元拓樸,重定電壓因為不是線性的,在4.3節會進一步討論,對VIN36V~72V,QR的柵源電壓在8V~5V之間. 選擇合適的MOSFET,還取決於已知的均方根電流及最大漏源電壓,從圖5中等級電路,QF的Vgs與QR的VDS相同,而QR的Vgs與QF的VDS相同,因此,要對每個MOSFET的Vgs是多少要分別計算,VDS是已知的. 參照電感電流波形,見圖6,QF及QR的峰值電流分別計算出: QF必須經得起峰值電流,由(20)式定義的是均方根(RMS)電流,由(21)式定義,在功率傳輸階段: 傳統上,回流MOSFETQR在有源箝位的復位階段必須能流過(22)式給出的最大RMS電流. 由於占空比接近0.5,最大RMS電流接近相等,所以可以選用同型號的MOSFET使用作為QF及QR,計算的參數列於表2中. 在有源箝位正激變換器在接近零電壓時關斷,而在開啟時,QF有開啟損耗,但QR系在ZVS下開啟,由於很高的平均電流流過,MOSFET要有極低的導通電阻。 當然,QF還有開關損耗.所以不能只顧低導通電阻,還要考慮柵驅動電荷的大小。 HAT2165器件,RDS(ON)及Qg分別為2.5MΩ及8MΩ,Vgs為12V,最大範圍為HAT2165VDS=30V,Vgs=±20V,ID=55A,器件為薄形LFPAK封裝.為導熱增強型的工業標準SO-8封裝.結到環繞的熱阻為60℃/W,當LFPAK安裝在40mm*40mm1OZ原的銅箔上時,環繞溫度為40℃,最大允許結溫為環繞溫度的2.5倍,最大功耗由(23)式給出. 迅速計算出整個功耗,將用於決定要幾個MOSFET並聯,為了保持最大功耗,1.25W的能力不得超過。 4.1.4.1QF功耗計算: 整流QF功耗計算的全部都是在最壞條件下,Vin最低執行.最大占零比,最大輸出電流I0,對(26)式的開關損耗,上升時間Tr(QF)可由(24)式近似,假設變壓器繞組及QF柵之間的串入電阻小於3Ω,最小VIN時Vgs為6V,從製造商給的資料,柵充電電荷Qg對HAT2165約80nc,因為其ZVS關斷,下降時間略去。 由於QF同步整流關斷時接近ZVS,關斷時有一些體二極體的導通損耗,僅用於估計,最壞情況體二極體導通時間50ns用於(27)計算為: 流過MOSFET通道的導通損耗由(28)式給出 此外還有一些小的附加損耗,如MOS柵的光放電等,但在自偏置時間步整流的多數損耗已標出,對用控制方式驅動同步整流,這些相同的損耗由驅動器件付出,會大一些的。 例如: 柵充電損耗因些會忽略不計. 最大功耗對QFHAT2165LFPAK,估算如下: 2.54W的功耗,將導致192℃結溫,遠遠超出150°的極限,所以QFMOSFET需保持112°以下,(31)式給出. 為更高的設計安全,QF數應加多,但因其僅超出一點.所以QF採用兩支並聯,再有當兩支MOS並聯時,整個導通電阻減少了。 而所需柵驅動電荷增加了.因此,在某些情況下並聯MOS的整個功耗可能會增加,此時每個器件功耗減小,一個更好的解決方法可以用重新計算(24)式到(30)式來核准並聯的MOS數量。 4.1.4.2QF功耗計算: 回流QR的全部計算也要在最壞情況下,它為最高輸入電壓Vin,最小占空比D及最大負載電流Io的時候.由於QR同步整流在ZVS狀態下開啟,關斷,可忽略開關損耗。 無論怎樣還有比QF情況更糟糕的體二極體導通損耗.若僅僅以估算損耗為目的,在最壞情況下體二極體導通時間為150ns,由(32)式估算出: 導通損耗由RMS電流流過MOS的通道電阻,由(33)式給出: 對單個QR,最大功耗估計,HAT2165LFRAMOS由(35)式估出: QR並聯數目需令其保持112℃以下結溫,由(36)式限定: 在同步整流中,體二極體導通損耗是功耗的第二大來源;在自偏置驅動應用中,體二極體導通時間(QR)變化是很大的.因此,需小心設計,採用三支MOS並聯在QR,這就可以增加導通時間,或者略增加一點開關頻率到300KHZ,結果都會增加QR的功耗. 4.2功率變壓器的考慮 為簡化分析PA0810OTS平板變壓器作為結構選擇,它可以給出140W的功率,並且高度低於10mm。 PA0810對模組電源應用是一個很好的選擇,因其需要薄形的無源組件。 PA0810使用兩個初級繞組,每邊6匝及兩個單匝的二次繞組,由(19)式決定,匝比為6,保持初級為兩個繞組,以並聯方式工作,兩個次級繞組也並聯,這減少了直流電阻約50%,也就大大減少了導通損耗。 由於PA0810是平板變壓器系列的一個部件,它的設計及結構對所有場合不都是最佳化的。 許多應用都可從OTS變壓器方案中選擇,象如此小的尺寸、少的匝數,還包括了兩邊的隔離,有很高的效率。 在300KHz之下,變壓器損耗主要是磁芯的,通過變壓器磁芯的BH曲線變化磁密的浪湧出現這些損耗(磁滯),此外還有傳導損耗,在均方根電流流過平板繞組時,磁密變化Δβ,由(37)式決定,與PA0810磁芯幾何面積有關。 (38)式結果可加入(39)式中,可確定磁芯的損耗。 銅損是RMS電流流過初級繞組、次級繞組造成的,二次側平均電流由先前的(21)式定義,初級的平均電流由(42)決定,它由磁化電流(40)和峰值電流(41)組成。 從製造商的資料表中,變壓器初級及次級繞組(兩並聯)給出11.25mΩ和0.875mΩ,這些資料現在可用於已知變壓器的RMS電流,來計算由(44)式給出的導通損耗 最大變壓器損耗可由(45)式計算 Pr=Pcore+Pcu=0.98W+0.69W=1.67W(45) 從製造商給出的溫度曲線可以得出,變壓器1.67W的損耗能造成40℃的溫升。 因此,預測變壓器最大溫度在80℃左右。 由(46)式給出, TT(pwr)=△TT(pwr)+TA=40°C+40°C=80°C(46) 4.3有源嵌位元電路 從圖5中,無論什么時間,QAUX只要處在導通狀態,嵌位元電壓與輸入電壓之差就加到變壓器的磁化電感上,這是變壓器重置時期。 對於低邊嵌位,QAUX必須是P-MOS器件,因為體二極的方向。 更有價值的是QAUX的體二極體僅流過變壓器磁化電流,它有很小的平均值(相對折射的負載電流而言)。 因此,選擇一個低柵電荷MOSFET是最主要考慮的,低的RDS(ON)僅是第二步考慮的。 QAUX還必須能承受全部的嵌位元電壓(圖8給出),在此應用中選擇了IRF6216。 不計漏感的影響,對低邊的傳輸功能嵌制可以直接由伏秒積平衡原理來求解: D.Vin=(1-D)×VCL-(1-D)×Vin(47) 簡化(47)式,得出嵌位元電壓等式: 這是一個很有趣值得注意的,傳輸函數在(48)式中給出,與非隔離的BOOST轉換,兩者是相同的傳輸函數,這就是為什麼低邊嵌位可以參照BOOST型的嵌位。 (48)式的結果描述了輸入電壓和嵌位元電壓之間的傳輸函數。 無論怎樣,注意到在圖1中,無論QAUX何時導通,嵌位元電壓總是直接加到QMAIN的漏源之間,而與變壓器初級磁化電感無關。 因此(48)式可以擴展並寫成包含QMAIN源漏電壓應力的等式: 在變壓器重置時期,變壓器初級的極性反轉,此時,加到初級繞組的電壓為: Vreset=VCL-VIN(50) 如果從(48)式表示的VCL代入(50)式並化簡,傳輸函數與輸入電壓和重置電壓相關如下式: 進一步單端正激變換器的占空比D可定義成輸出電壓與輸入電壓之比再乘以變壓器的變比。 將(52)式代入(49)和(51)式可簡單地給出VCL及VRESET公式,由VIN、VOUT及N表示,見(53)及(54)式。 (53)式和(54)式的結果現在可用於圖說明嵌位元電壓變壓器重定電壓隨輸入電壓的變化關係(要固定輸出電壓及變壓器的變比N)。 對輸出電壓用4V(3.3V加一些壓降),(53)的圖示結果如圖8所示,圖8中還示出改變變壓器變比對初級MOSFET的源漏電壓應力的影響。 圖8展示出QMAIN電壓應力在最小輸入電壓(最大占空比D)的急劇的變化,基於此因,UCC2891如圖10所示。 提供一個精密嵌制最大占空比的能力。 隨之後果是一個具破壞性的電平會加到初級MOSFET或有一個規定最大MOSFET電壓的比率。 圖9展示出典型正激變換器工作在整個工作電壓範圍內的狀態。 匝比為N=6,加到QMAIN的源漏的最大電壓為110V,MOSFET電壓在圖8中由嵌位電容CCL給出嵌位電容必須選擇合適,以承受整個嵌位元電壓加上任何附加的額定電壓。 選擇了6的匝比後,變壓器重定電壓VRESET由(54)式給出,也能用隨輸入電壓變化的曲線表示如圖9。 4.3.1低邊嵌位的柵驅動 因QAUX已經被確認,它必須是接地參考的P溝MOSFET,需要負向的柵驅動電壓才能令其導通,當然UCC2891不會產生負電壓,這要外加柵驅動電路應用到低進嵌位,P-MOSFET可以直接如圖10所示的方法來驅動。 首先UCC2891的AUX輸出變高,肖特基二極體DAUX會正向偏置,電容CAUX被充電到-VAUX伏特,然後電容放電(通過RAUX)。 如果RAUX和CAUX的時間常數大於PWM的週期,則CAUX上的電壓仍舊相對恒定,且使QAUX柵到源的電壓峰值為0V,因此,VAUX有效地移到了地電平之下,而能以負電平驅動P溝MOSFET,QAUX: CAUX的值由RAUX=1KΩ及下面公式求出 4.3.2選擇嵌位電容 對於嵌位電容選擇,第一個考慮的是要知道怎樣合適的電壓比率才能蓋過整個VIN的範圍(見圖8) 嵌位電容的值最主要的選擇是基於可允許的紋波電壓總量。 再有,假定此電容要足夠大,嵌位元電壓才能近似象一個恒壓源一樣。 當然,根據(53)式VCL由隨著輸入電壓的變化而變化,無論怎樣一個線性瞬態或突然的占空比變化都要計及進去。 它要取一個對嵌位元電壓有限的時間總量,因此,變壓器重定電壓與之相應。 更大的電容值會導致較小的電壓紋波,但又會引入對瞬態反應的限制,較小的電容值有較快的瞬態反應,但會導致更高的電壓紋波,理想狀態,嵌位元電容選擇得要允許一些電壓紋波,但不能太多,以增加MOS源漏電壓的應力,給QMAIN允許大約20%的電壓紋波以加到緊靠近QMAIN的VDS。 一個簡單估計CCL辦法。 它的諧振時間恒定要大於最大關斷時間。 附加因素諸如功率級時間常數,控制環的帶寬,也會影響瞬態.這就接近(57)式的狀況。 確信瞬態性能不能被折中的,至少從有源嵌位元電路觀點: 求解(57)式,求出CCL再乘以10倍的因數。 設(57)式保持真實,(57)式可寫成(58)式,表示CCL由已知項表示,有: 一旦CCL由(59)式算出,最終的設計值可以在嵌位電容上的紋波電壓在電路中測出以後再稍微改變一點。 4.4初級MOSFET(QMAIN)的選擇 由於嵌位元電壓已經由(53)式決定,主功率MOSQMAIN的源漏電壓應力已經知道。 圖8示出在整個輸入電壓範圍的最大電壓應力為110V。 再有,QMAIN的漏電流由(41)及(42)式也已經知道。 最大均方根電流出現在最低輸入電壓和最大負載電流時,(42)式給出為4.42A。 因此,選擇150VVDS。 IDS至少6.45A的範圍,確保電流會有35%的設計餘量。 這個Si7846DP可選用,它是150V6.7AN-MOSFET。 為增強散熱型的SO-8封裝。 從製造商的資料表中,整個柵電荷為35nc,導通電阻為41mΩ(在12V柵壓時)。 使用IPRI(RMS),這個從(42)式求得的電流,QMAIN的導通損耗為 在4.4.1中QMAIN總是在ZVS狀態下關斷,但可能仍會有一些導通開啟的損耗,由現有的(62)式典型ZVS開啟時損耗值有很小的負載電流,估計為12A以上(最大負載的40%),假定QMAIN在ZVS狀態下開啟及關斷。 注意: 在負載大於12A時,如果QMAIN沒有在ZVS狀態下導通,那麼0.68W的值由(62)式計算可能會增加,可能會有更高的實際結溫。 小心ZVS測量將會由設計測試建起。 QMAIN的第三個功耗由於對其輸出電容COSS(QMAIN)的充放電。 對於低壓應用時這可以忽略,但要注意從(63)式功耗正比于電壓的平方。 對低邊嵌位正激變換器最大漏源電壓
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 有源 箝位 设计 程序