计算机学科专业基础综合组成原理输入输出IO系统一.docx
- 文档编号:30319420
- 上传时间:2023-08-13
- 格式:DOCX
- 页数:42
- 大小:33.86KB
计算机学科专业基础综合组成原理输入输出IO系统一.docx
《计算机学科专业基础综合组成原理输入输出IO系统一.docx》由会员分享,可在线阅读,更多相关《计算机学科专业基础综合组成原理输入输出IO系统一.docx(42页珍藏版)》请在冰豆网上搜索。
计算机学科专业基础综合组成原理输入输出IO系统一
计算机学科专业基础综合组成原理-输入输出(I/O)系统
(一)
(总分:
130.00,做题时间:
90分钟)
一、(总题数:
74,分数:
130.00)
1.CPU响应中断的时间是{{U}}{{/U}}。
∙A.中断源提出请求
∙B.取指周期结束
∙C.执行周期结束
∙D.间址周期结束
(分数:
2.00)
A.
B.
C. √
D.
解析:
因为CPU是在指令周期的最后一个机器周期——执行周期的结束时刻统一向所有中断源发出中断查询信号,所以答案为C。
2.DMA访问主存时,让CPU处于等待状态,等DMA的一批数据访问结束后,CPU再恢复工作,这种情况称作{{U}}{{/U}}。
∙A.停止CPU访问主存
∙B.周期挪用
∙C.DMA与CPU交替访问
∙D.DMA
(分数:
2.00)
A. √
B.
C.
D.
解析:
停止CPU访问主存的特点是:
在DMA传送过程中,CPU释放总线的控制权,处于不工作或保持状态,数据传送完毕后,DMA控制器向CPU发一个DMA结束信号,把总线控制权还给CPU。
周期挪用方式的特点是DMA控制器与主存储器之间传送一个数据,占用(窃取)一个CPU周期,即CPU暂停工作一个周期,然后继续执行程序。
DMA与CPU交替访问的特点是:
总线控制权分两个周期分时由DMA控制器和CPU控制,DMA控制器和CPU交替使用总线,是一种效率最高的DMA传送方式。
3.中断向量地址是{{U}}{{/U}}。
∙A.子程序入口地址
∙B.中断服务程序入口地址
∙C.中断服务程序入口地址的地址
∙D.例行程序入口地址
(分数:
2.00)
A.
B. √
C.
D.
解析:
CPU响应中断时,由硬件直接产生一个固定的地址(即中断向量地址),由向量地址指出每个中断源设备的中断服务程序的入口。
4.DMA方式下,设备与主存间的数据交换以{{U}}{{/U}}为基本单位进行。
∙A.数据块
∙B.字节
∙C.字
∙D.位
(分数:
2.00)
A. √
B.
C.
D.
解析:
DMA方式下,设备与主存间的数据交换以数据块为基本单位进行。
因此,每次DMA控制器占用总线后,无论是数据输入还是输出.都是通过循环来实现的。
5.下列磁记录方式中不具备自同步能力的是{{U}}{{/U}}。
∙A.归零制
∙B.不归零制
∙C.调频制
∙D.调相制
(分数:
2.00)
A.
B. √
C.
D.
解析:
自同步能力是指能从单个磁道读出的脉冲序列中提取同步信号的能力。
不归零制没有自同步能力,需要外加同步信号来识别各个位周期,所以不能直接用于像磁盘这种单道记录方式中,但可用于像磁带这种同时读写多道的设备中。
6.中断向量表用于保存{{U}}{{/U}}。
∙A.被中断程序的返回地址
∙B.中断服务子程序入口地址
∙C.中断优先级
∙D.中断源编码
(分数:
2.00)
A.
B. √
C.
D.
解析:
中断向量表是由多个中断向量按序排列组成,在CPU中断响应时进行访问,找到中断请求对应的中断向量,从而就找到中断服务程序的入口地址。
7.RS232C接口传送ASCⅡ码字符时以7位数据位、1位起始位、1位校验位和1位停止位的格式传送,波特率9600,则字符传送速率为{{U}}{{/U}}字符/秒。
∙A.960
∙B.873
∙C.1371
∙D.480
(分数:
2.00)
A. √
B.
C.
D.
解析:
波特率是指每秒传输的信息位数,异步串行传送方式是以数据帧为基本单位进行传送的,每帧包含一个字符,根据字符信息格式,一帧信息为1+7+1+1=10位,若每秒传送9600位信息,则9600÷10=960帧/秒,所以字符传送速率为960字符/秒。
8.分辨率是显示器的主要性能参数之一,它的含义是{{U}}{{/U}}。
∙A.显示屏幕的水平扫描率和垂直扫描率
∙B.显示屏幕上光栅的列数和行数
∙C.可显示的不同颜色的总数
∙D.同一副画面允许显示不同颜色的最大数目
(分数:
2.00)
A.
B. √
C.
D.
解析:
分辨率是指显示器所能表示的像素个数。
显示器的图像是由一行行整齐排列的像素构成的光栅图形,光栅的行列交叉处对应屏幕的一个光点,即是像素,所以分辨率可表示为显示屏幕上光栅的列数和行数。
9.磁盘和磁带,按存取方式分()。
∙A.二者都是直接存取系统
∙B.二者都是顺序存取系统
∙C.磁盘是直接存取系统,磁带是顺序存取系统
∙D.磁带是直接存取系统,磁盘是顺序存取系统
(分数:
2.00)
A.
B.
C. √
D.
解析:
磁带存储器的记录格式以记录块为单位再加上一些间隔和标志区,顺序地排列成若干个记录块并组成一个记录文件,要访问时只能按顺序寻找目的块,所以是顺序存取存储器。
而磁盘是先直接指向整个存储器的一个小区域,然后对这一小区域像磁带那样顺序检索、记数或等待,直至找到最后的目的块(磁道上的扇区),所以属于直接存取系统。
10.采用DMA方式传送数据时,每传送一个数据要占用{{U}}{{/U}}。
∙A.一个指令周期
∙B.一个微指令周期
∙C.一个机器周期
∙D.一个存储周期
(分数:
2.00)
A.
B.
C.
D. √
解析:
采用DMA方式传送数据时,外部设备的数据已经准备好,只需对内存的访问,所以传送一个数据要占用一个存储器的存储周期。
11.中断屏蔽字的作用是{{U}}{{/U}}。
∙A.暂停外设对主存的访问
∙B.暂停对某些中断源的响应
∙C.暂停CPU对主存的访问
∙D.暂停对一切中断源的处理
(分数:
2.00)
A.
B. √
C.
D.
解析:
中断屏蔽字能设置中断屏蔽触发器IM,IM为1,表示CPU不受理中断请求,IM为0,表示CPU可以受理中断请求,所以,对应屏蔽字中某些位为1的中断请求,CPU就暂停受理(响应)。
12.在中断响应周期,CPU主要完成以下工作{{U}}{{/U}}。
∙A.关中断,保护断点,发中断响应信号并形成能转移地址
∙B.开中断,保护断点,发中断响应信号并形成能转移地址
∙C.关中断,执行中断服务程序
∙D.开中断,执行中断服务程序
(分数:
2.00)
A. √
B.
C.
D.
解析:
在中断响应周期,CPU主要完成三件事:
关中断,保护断点,发中断响应信号并形成能转移地址。
其中,关中断是为了防止其它新的中断请求来破坏本次中断响应;保护断点是为了能中断结束后正确返回原程序;发中断响应信号并形成能转移地址是为了能通知外设,并转入到对应的中断服务程序。
13.CPU响应DMA请求的条件是{{U}}{{/U}}。
∙A.当前指令周期结束
∙B.当前机器周期结束
∙C.当前指令周期结束,且没有NMI请求
∙D.当前机器周期结束,且没有NMI请求。
(分数:
2.00)
A.
B. √
C.
D.
解析:
DMA操作是在DMA控制器的作用下进行的,不占用CPU资源,所以在一条指令执行中间、当前总线周期(机器周期)结束即可进入DMA周期。
14.对于低速输入输出设备,应当选用的通道是{{U}}{{/U}}。
∙A.数组多路通道
∙B.字节多路通道
∙C.选择通道
∙D.DMA专用通道
(分数:
2.00)
A.
B. √
C.
D.
解析:
字节多路通道是一种简单的共享通道,用于连接与管理多台低速设备,以字节交叉方式传送信息。
15.在中断周期中,由{{U}}{{/U}}将允许中断触发器置“0”。
A.关中断指令B.中断隐指令C.开中断指令D.清0指令
(分数:
2.00)
A.
B. √
C.
D.
解析:
中断周期中,CPU要自动完成一系列操作,其中包括保护程序断点、寻找中断服务程序的入口地址和关中断,其中关中断即将允许中断触发器EI置“O”。
这一系列操作都是由CPU硬件自动完成,是机器中没有的指令,所以称为中断隐指令。
16.以下四个步骤在通道工作过程中的正确顺序是{{U}}{{/U}}。
1)组织I/O操作2)向CPU发中断请求
3)编制通道程序4)启动I/O通道
∙A.1234
∙B.2314
∙C.4321
∙D.3412
(分数:
2.00)
A.
B.
C.
D. √
解析:
通道的工作过程可分为启动通道、数据传输、通道程序结束3个部分。
在启动通道过程中,由CPU通过管理程序组织一个通道程序,并启动通道;在数据传输中完成指定的数据I/0操作;在通道程序结束后向CPU发出中断请求,CPU响应中断请求,第二次进入操作系统,调用管理程序对I/O中断进行处理,然后CPU返回到用户程序进行执行。
17.下面论述正确的是{{U}}{{/U}}。
∙A.在统一编址方式下,不可访问外设
∙B.具有专门输入输出指令的计算机的外设可以单独编址
∙C.访问存储器的指令,只能访问存储器,一定不能访问外设
∙D.只有输入输出指令才可以访问外设
(分数:
2.00)
A.
B. √
C.
D.
解析:
对I/O设备的编址可采用两种方式:
统一编址和单独编址。
这两种方式都可对I/O设备进行访问。
不同的是.统一编址是将I/O地址看做存储器地址的一部分,故不需要访问I/O的专用指令,使用访问存储器的指令即可访问外设,但这种方式占用了存储空间,使主存容量减少。
单独编址由于I/O地址和存储器地址分开,故不占用主存空间,但须使用专用的I/O指令来访问外设。
18.下列关于虚拟存储器的论述中,正确的是{{U}}{{/U}}。
∙A.对应用程序员透明,对系统程序员不透明
∙B.对应用程序员不透明,对系统程序员透明
∙C.对应用程序员、系统程序员都不透明
∙D.对应用程序员、系统程序员都透明
(分数:
2.00)
A. √
B.
C.
D.
解析:
在主存一辅存这一层的发展过程中.形成了虚拟存储系统,而虚存的管理由软件(操作系统)和硬件共同完成,所以对实现存储管理的系统程序员不透明,而只对应用程序员透明。
另外.因为cact、e的管理完全由硬件实现.所以对系统程序员和应用程序员均透明。
19.在单级中断系统中,CPU一旦响应中断,则立即关闭{{U}}{{/U}}触发器,以防止本次中断服务结束前同级的其他中断源产生另一次中断,导致中断服务程序被干扰。
∙A.中断允许
∙B.中断请求
∙C.中断屏蔽
∙D.中断保护
(分数:
2.00)
A. √
B.
C.
D.
解析:
中断允许触发器EI:
是CPU内部用来表示是否允许响应中断请求的触发器。
可通过软件设置,当EI=1时,意味着CPU允许响应中断源的请求,反之,则不允许。
在中断过程中,中断响应的条件之一便是要EI=1(又称为开中断)。
由于在单级中断系统中,所有的中断源都属于同一级,当CPU正在执行某个中断服务时,另一个中断源又提出了新的中断请求,CPU必须等执行完正在执行的中断服务程序才能再响应。
故应该将中断允许触发器关闭,使得其它中断源即使有申请也不会被CPU响应,所以答案选A。
中断请求触发器IR是用来暂存中断源发出的中断请求信号。
当IR=1时,表示中断源发出了中断请求,IR=0,则表示没有发出。
中断屏蔽触发器IM是使CPU接收不到中断源的中断请求的触发器。
在多重中断系统中,中断屏蔽触发器可以用来改变中断处理的优先等级。
答案D中断保护触发器不存在。
20.在磁盘存储器中,以下正确的描述是{{U}}{{/U}}。
∙A.各磁道的位密度相等
∙B.内圈磁道的位密度较大
∙C.外圈磁道的位密度较大
∙D.内外圈磁道的位密度相等
(分数:
2.00)
A.
B. √
C.
D.
解析:
位密度是磁道单位长度上的记录的二进制代码的位数,由于每个磁道记录的信息量是相等的,而内圈的长度较短,所以内圈磁道的位密度较大。
21.FM的编码效率是{{U}}{{/U}}。
∙A.50%
∙B.25%
∙C.75%
∙D.100%
(分数:
2.00)
A. √
B.
C.
D.
解析:
编码效率是指位密度与磁化翻转密度的比值,可用记录一位信息的最大磁化翻转次数来表示。
在FM、PM记录方式中,记录一位信息最大磁化翻转次数为2,因此编码效率为50%,而MFM、NRZ、NRZl三种记录方式的编码效率为100%,因为它们记录一位信息磁化翻转最多一次。
22.在统一编址的设计方法中进行I/O操作的指令是{{U}}{{/U}}。
∙A.控制指令
∙B.运算指令
∙C.访存指令
∙D.I/O指令
(分数:
2.00)
A.
B.
C. √
D.
解析:
在单总线结构中,主存的存储单元、I/O设备地址都采用存储器统一编址,任何访问存储器的指令都可以访问连接到总线上的任何设备,所以指令系统中没有I/O指令,进行I/O操作的指令就是访存指令。
23.采用中断方式进行数据传送的设备可以是{{U}}{{/U}}。
∙A.外部设备
∙B.cache
∙C.浮点数部件
∙D.主存储器
(分数:
2.00)
A. √
B.
C.
D.
解析:
中断方式是外部设备与主机交换数据的一种传送控制方式,而Cache、浮点数部件和主存储器其余都是主机的一部分,不能采用中断方式进行数据传送。
24.进入中断服务子程序,首先要完成的任务是{{U}}{{/U}}。
∙A.取中断类型号
∙B.保护CPU现场
∙C.为申请设备服务
∙D.任意一项均可
(分数:
2.00)
A.
B. √
C.
D.
解析:
进入中断服务子程序,要在程序的起始部分安排若干条存数指令,将寄存器的内容存至存储器中保存,或用进栈指令将各寄存器的内容堆入堆栈保存,以便于服务程序返回之前能恢复各寄存器的内容,返回之后能接续中断前的状态继续执行。
25.下列是按顺序访问的存储器是{{U}}{{/U}}。
∙A.主存储器
∙B.相联存储器
∙C.双端口存储器
∙D.磁带
(分数:
2.00)
A.
B.
C.
D. √
解析:
顺序存取存储器的特点是:
存储器中的存储的信息(字或者记录块),完全按顺序进行存放或读出,在信息载体上没有唯一对应的地址号,访问指定信息所花费的时间和信息所在的存储单元的物理位置密切相关。
磁带存储器的记录格式以记录块为单位再加上一些间隔和标志区,顺序地排列成若干个记录块并组成一个记录文件,要访问时只能按顺序寻找目的块,所以是顺序存取存储器。
26.磁盘存储器采用()。
∙A.随机存取方式
∙B.顺序存取方式
∙C.直接存取方式
∙D.上述任意一种存取方式
(分数:
2.00)
A.
B.
C. √
D.
解析:
直接存取存储器DAM(DirectAccessMemory)的特点是:
没有寻址机构,当要存取所需要的信息时,必须执行两个逻辑操作。
首先,直接指向整个存储器的一个小区域(如磁盘上的磁道或磁头);然后对这一小区域像磁带那样顺序检索、记数或等待.直至找到最后的目的块(磁道上的扇区)。
27.在CRT字符显示器中,当字符计数器计数一个循环后,{{U}}{{/U}}。
∙A.访问显存VRAM
∙B.访问字符发生器ROM
∙C.发水平同步信号
∙D.发垂直同步信号
(分数:
2.00)
A.
B.
C. √
D.
解析:
在CRT字符显示器中,字符计数器反映了光栅扫描的水平方向.排计数器反映了光栅扫描的垂直方向,所以,当字符计数器计数一个循环后,发出水平同步信号,而排计数器发出垂直同步信号,将这两个方向的同步信号输出到CRT的x和y偏转线圈,便可达到按指定位置进行显示的要求。
28.CPU响应中断的条件是{{U}}{{/U}}。
∙A.屏蔽标志为1
∙B.屏蔽标志为0
∙C.开中断标志为1
∙D.开中断标志为0
(分数:
2.00)
A.
B.
C. √
D.
解析:
CPU响应中断,必须开中断标志EI(或中断允许标志)为1,使得CPU允许响应中断。
29.在DMA方式的数据传送阶段,总线控制权由{{U}}{{/U}}掌握。
∙A.CPU
∙B.DMA控制器
∙C.总线控制器
∙D.外部设备
(分数:
2.00)
A.
B. √
C.
D.
解析:
在DMA数据传送过程中,CPU不参加数据传送操作,而是DMA控制器作为主控部件,控制总线实现数据传送。
30.对输入/输出系统产生决定性影响的是{{U}}{{/U}}基本要求。
1.异步性2.同步性3.分时性
4.实时性5.设备相关性6.设备无关性
∙A.2,3,5
∙B.1,4,6
∙C.2,4.6
∙D.1,3,5
(分数:
2.00)
A.
B. √
C.
D.
解析:
输入输出系统的特点集中反映在异步性、实时性和设备无关性这3项基本要求上,它们对输入输出系统的组织方式产生决定性的影响。
31.通道处理器不具备{{U}}{{/U}}功能。
∙A.中断
∙B.DMA
∙C.程序控制
∙D.数据运算
(分数:
2.00)
A. √
B.
C.
D.
解析:
通道处理器是特殊的处理器.因为它有自己的运算器、存储器、指令和程序,所以它具有较强的并行工作能力,中断是应外设请求,CPU暂时停止程序执行,执行完毕后再返回原程序继续执行程序的过程。
所以中断是CPU的处理功能,通道处理器不具备。
32.选择通道上可以连接若干个设备,其数据传送是以{{U}}{{/U}}为单位进行的。
∙A.位
∙B.字节
∙C.字
∙D.数据块
(分数:
2.00)
A.
B. √
C.
D.
解析:
选择通道主要用于连接高速外围设备,如磁盘、磁带等,信息以数据块方式高速传输,由于数据传输率很高,所以在数据传送期间只为一台设备服务是合理的。
33.CPU响应DMA请求的条件是当前{{U}}{{/U}}执行完。
∙A.时钟周期
∙B.总线周期
∙C.硬件和软件
∙D.固件
(分数:
2.00)
A.
B. √
C.
D.
解析:
对于中断请求的响应时间只能发生在每条指令执行完毕时,而对DMA请求的响应时间可以在每个机器周期结束时,DMA请求的优先级高于中断请求。
34.中断的概念是指{{U}}{{/U}}。
∙A.暂停正在运行的程序
∙B.暂停对内存的访问
∙C.暂停CPU运行
∙D.暂停I/O设备的输入或输出
(分数:
2.00)
A.
B.
C.
D. √
解析:
中断概念的出现,是计算机系统结构设计的一个重大变革。
在程序中断方式中,某一外设的数据准备就绪后,它主动向CPU发出请求中断的信号,请求CPU暂时停止目前正在执行的程序而进行数据交换。
当CPU响应这个中断时,便会暂停运行原来的主程序,并自动转移到该设备的中断服务程序。
当中断服务程序结束后,CPU又回到原来的主程序。
35.在DMA方式传送数据的过程中,由于没有破坏{{U}}{{/U}}的内容,所以CPU可以正常工作(除访存外)。
∙A.程序计数器
∙B.程序计数器和寄存器
∙C.指令寄存器
∙D.非以上答案
(分数:
2.00)
A.
B. √
C.
D.
解析:
DMA仅挪用存储周期,并不改变CPU的现场(程序计数器和寄存器的内容),所以可以正常工作,但由于总线已交给DMA控制器使用,不能访问存储器。
36.I/O接口中数据缓冲器的作用是{{U}}{{/U}}。
∙A.用来暂存外设和CPU之间传送的数据
∙B.用来暂存外设的状态
∙C.用来暂存CPU发出的命令
∙D.以上都是
(分数:
2.00)
A. √
B.
C.
D.
解析:
I/O接口中数据缓冲器的作用是用来暂存外设和CPU之间传送的数据,当输入时,由设备送往数据缓冲器,再由数据缓冲器通过数据总线送到内存。
反之,输出时,由内存通过数据总线送到数据缓冲器,然后再送到设备。
37.为了实现多级中断,保存现场信息最有效的方法是采用{{U}}{{/U}}。
A.通用寄存器B.堆栈C.存储器D.外存
(分数:
2.00)
A.
B. √
C.
D.
解析:
堆栈的存储原则是“先进后出”,正好满足多级中断的特点:
后保存(下一级)的断点地址必须要先恢复给程序计数器PC,才能返回到上一级中断程序中。
38.通道对CPU的请求形式是{{U}}{{/U}}。
∙A.总线请求
∙B.中断
∙C.通道命令
∙D.通道状态字
(分数:
2.00)
A.
B. √
C.
D.
解析:
通道的基本功能是执行通道指令,组织外围设备和内存进行数据传输,按I/O指令要求启动外围设备,向CPU报告中断等。
39.下列有关采用DMA方式进行输入输出的描述中.正确的是{{U}}{{/U}}。
∙A.一个完整的DMA过程,部分由DMAC控制,部分由CPU控制
∙B.一个完整的DMA过程,完全由CPU控制
∙C.一个完整的DMA过程,完全由CPU采用周期窃取方式控制
∙D.一个完整的DMA过程,完全由DMAC控制,CPU不介入任何控制
(分数:
2.00)
A. √
B.
C.
D.
解析:
一个完整的DMA过程,分为三个阶段:
预处理阶段、传送阶段和后处理阶段。
在传送阶段中,不需要CPU的干预,其余两个阶段均需CPU执行程序完成。
40.当有中断源发出请求时,CPU可以执行响应的中断服务程序,提出中断请求的可以是{{U}}{{/U}}。
A.通用寄存器B.专用寄存器C.外部事件D.Cache
(分数:
2.00)
A.
B.
C. √
D.
解析:
只有外部事件属于中断源,能提出中断请求,其余选项都是主机内部的组成部件,不能作为中断源,提出中断请求。
41.在DMA传送方式中,由{{U}}{{/U}}发出DMA请求。
∙A.外部设备
∙B.DMA控制器
∙C.CPU
∙D.内存
(分数:
2.00)
A. √
B.
C.
D.
解析:
在DMA传送方式中,由外部设备向DMA控制器发出DMA请求信号,然后由DMA控制器向CPU发出总线请求信号。
42.下列称述中正确的是{{U}}{{/U}}。
∙A.在DMA周期内,CPU不能执行程序
∙B.中断发生时,CPU首先执行入栈指令将程序计数器内容保存起来
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 学科专业 基础 综合 组成 原理 输入输出 IO 系统