基于FPGA的FFT处理器的设计与仿真.docx
- 文档编号:4455296
- 上传时间:2022-12-01
- 格式:DOCX
- 页数:7
- 大小:951.42KB
基于FPGA的FFT处理器的设计与仿真.docx
《基于FPGA的FFT处理器的设计与仿真.docx》由会员分享,可在线阅读,更多相关《基于FPGA的FFT处理器的设计与仿真.docx(7页珍藏版)》请在冰豆网上搜索。
基于FPGA的FFT处理器的设计与仿真
25卷 第11期2008年11月
微电子学与计算机
MICROELECTRONICS&COMPUTER
Vol.25 No.11November2008
收稿日期:
2008-01-20
基金项目:
陕西省教育厅专项科研计划项目(02JC50
基于FPGA的FFT处理器的设计与仿真
董 惠1,2,卫铭斐2,江 丽2,曾 俊2
(1西北工业大学自动化学院,陕西西安710072;2,710055
摘 要:
FFT处理器.2,,由6个功能模块组成.整个设计
基于VerilogHDL,A,并运用QuartusⅡ工具进行了综合仿真.仿真,对电网谐波分析与经济运行具有实用价值.关键词:
FFT语言;QuartusII;电力参数
中图分类号:
文献标识码:
A 文章编号:
1000-7180(200811-0117-04
DesignandSimulationofFFTProcessorAppliedinElectricPowerGridParameters
DONGHui1,2,WEIMing2fei2,JIANGLi2,ZENGJun2
(1SchoolofAutomation,NorthwesternPolytechnicUniversity,Xi′an710072,China;
2SchoolofInformationandAutomation,Xi′anUniversityofArchitectureandTechnology,Xi′an710055,ChinaAbstract:
Basedonharmonicandunbalancederrorsofpowergrid,FFTarithmeticisutilizedinparameterreal2timecalcu2lationandFFTprocessorisdesignedandimplemented.Theproposedprocessoradoptsradix22DIFalgorithm,pipelinedarchitectureandfixed2pointoperation.Itiscomposedwithsixdifferentfunctionalmodules,employingVerilogHDLashardwaredescriptionlanguage,FPGAasthelogiccontroller,QuartusIIasdesigningandsynthesissimulationtool.ThesimulationresultsindicatedFFTprocessorapproachedtherequirementsofhighaccuracymonitoringandmeasuringofelec2tricpowerparameters,whichisvaluableforharmonicanalysisandeconomicoperationofpowergrid.Keywords:
FFTprocessor;FPGA;VerilogHDL;QuartusII;electricpowerparameter
1 引言
目前电网普遍存在着较大的谐波误差和不对称
误差,对电网的各种运行参数进行实时准确的监测非常重要,是保证电网安全运行的前提和依据.文中设计的电力参数监测用FFT处理器,以FPGA作为逻辑控制器,用VerilogHDL硬件描述语言设计,把FFT的实时化要求与FPGA的灵活性结合起来,采用频域FFT算法对三相电压、电流、有功功率、无功功率和不平衡度等进行计算,以得到电网中电压、电流以及各类谐波成分的参量,计算出电网负载的大
小及非线性度,以便于进行无功补偿.处理器满足高
精度电力参数监测的要求[1].
2 FFT处理器的总体设计方案
FFT处理器实现对6路电力参数的64点采
样,根据频域计算公式计算出电网的有功功率、无功功率、功率因数和不平衡度等.FFT处理器的设计采用自底向上的设计方案,遵循模块化、规则化和局部化的原则,逐一对每个模块进行设计.采用Ver2ilogHDL语言对FFT处理器中的各个模块进行设计,QuartusⅡ工具进行仿真[223].
处理器的主要功能模块包括:
算术逻辑单元、蝶形运算单元、双端口RAM、旋转因子ROM、时序控制单元、电力参数计算单元、系统顶层控制电路和数
据处理单元设计等.图1是顶层控制电路和数据处
理单元原理图
.
图1 顶层控制电路和数据处理单元原理图
2.1 算术逻辑单元
算术逻辑单元对16位有符号数求和、求差和乘
积,提供给蝶形运算器计算.考虑到综合工具Quar2tusII总是将算术运算统一为无符号型,因此,对加、减法器进行如下改进[4].
加法器:
lpmsubdspasub1(.dataa(16’hFFFF,.datab(B,.result(so2;
assigndata=(B[15]?
A-(so2+1’b1:
so;
减法器:
lpmsubdspsub2(.dataa(16’
hFFFF,.datab(B,.result(so2;
assigndata=(B[15]?
so2+A+1’b1:
so;
乘法器采用altera提供的MegaCore,其LPM2MULTI支持16位有符号乘法运算.除法计算采用移位算法,大大加快了计算速度.图2为算术逻辑单元仿真结果
.
图2 算术逻辑单元仿真结果
2.2 蝶形运算单元蝶形运算器是FFT处理器的核心模块,它的精
度和速度决定着整个FFT处理器的精度和速度.文中它主要完成6个16位有符号整数的4次乘法,4次加法和4次减法.
经算法原理分析得到计算公式如下:
X(1=Ar+Br3Wr-Bi3Wi+j(Ai+Wr3Bi+
WiBr,
X(2=Ar-Br3Wr+Bi3Wi+j(Ai-Wr3Bi-WiBr,
其中的输入是由控制单元提供的复数A,B和
旋转因子WK
N,图3为蝶形运算单元的仿真波形.2.3 双端口RAM
双端口RAM同时存储输入序列和蝶形运算完
8
11微电子学与计算机2008年
成后的输出序列,通过QuartusII生成满足设计需要的双端口RAM,宽度为32,单元数为64,初始化文件设置成作为测试输入的正弦信号做64点采样的模拟数据.图4为双端口RAM仿真结果
.
3 图4 双端口RAM仿真结果
2.4 旋转因子ROM
为完成蝶形运算需要提供旋转因子,旋转因子
WK
N产生电路由一片ROM和地址发生器组成,用于查询在运行过程中需要用到的旋转因子,旋转因子实际上是复平面单位圆上均匀拆分的点,设计中采用64点FFT,需计算从0开始到31的部分,通过ROM初始化文件的形式放于ROM中,实部放输出WKN的高16位,虚部放输出WK
N的低16位,供控制
单元查询后参与蝶形运算.2.5 时序控制单元
时序控制单元的主要功能是协调傅里叶变换整体时序,产生读写地址对,为旋转因子单元提供运行状态指针,为上层单元提供控制信号等.由于参与运算的量较多,设计中采用双级状态机,将底层复杂状态交由二级状态机完成,而总体时序、门控信号均交给上级状态机.图5为时序控制仿真结果.
图5 时序控制仿真结果
2.6 电力参量计算及存储单元
64点FFT[5]计算完成后,根据RAM内的频谱
计算电压、流有效值和功率等参数,同时调用存储单
元将参数保存至外围存储器中,设计在保存参数时总是构造512字节的包,采用CRC32算法对包进行编码.频域计算电量公式如下:
I=∑
N/2
k=1
[I2
R
(k+I2
I(k],U=∑
N/2
k=1
[U2R
(k+U2I(k],
P=2
∑
N/2
k=1
Re[Ua(k・I3a
(k+Ua(k・I3
b
(k+Uc(k・I3
c
(k],9
11 第11期董惠,等:
基于FPGA的FFT处理器的设计与仿真
Q=2
∑
N/2
k=1
Im[Ua(k・I3
a
(k+Ua(k・I3b(k+Uc(k・I3
c(k].
式中,IR,UR,II,UI分别表示电压、电流经傅里叶变换到频域后的实部和虚部.Re[]表示求括号内复数的实部;Im[]表示求括号内复数的虚部.
3 FFT处理器误差分析
FFT算法随着系统频率及采样频率的变化,存
在计算误差,这种误差是可以控制的.据总线统一为16位,地将浮点数放大32位16位,即除以32767/32768.14位有符号型A/D转换结果,系统的总体计算误差约为1/1024.
4 结束语
文中采用FPGA作为逻辑控制器,MAX1320作为多路采样保持A/D转换器,设计了电力参数监测用FFT处理器.在电网含谐波误差和不对称误差情况下,对三相电压、电流进行实时采集,通过自主设计的具有原位运算能力的FFT处理器,计算输入序列的频谱,根据频域计算公式,计算出电网的有功
功率、无功功率、功率因数和不平衡度等,通过存储控制器将这些电网运行参数保存到大容量NANDFLASH存储器中,可供上位机查询近一年内精确到分钟的电网运行参数.参考文献:
[1]简弘伦.精通设计核心技术实例详解
M].:
[2]datasheet[M].USA:
Altera
]MaY,WanhammarL.Ahardwareefficientcontrolof
memoryaddressingforhighperformanceFFTprocessors[J].IEEEtransactionsonsignalprocessing,2000,48(3:
917-921.
[4]杨博涵,李明,沈绪榜.一种基于SIMD-MCC计算机的
二维FFT并行算法[J].微电子学与计算机,2005,22
(2:
104-107.
[5]李小进,初建朋,赖宗声,等.高速基2FFT处理器的结
构设计与FPGA实现[J].电路与系统学报,2005,10
(5:
49-53.
作者简介:
董 惠 女,(1966-,博士研究生,副教授.研究方向为智能信息处理与信息控制.
(上接第116页
多阶HMM预测器进行融合的用户浏览行为预测模
型.它针对已有的多预测器融合方法的不足进行了改进.具有以下特点:
(1在融合中通过对不同用户浏览模式分类,建立多Morkov链模型模型并以其预测结果为HMM预测器的输出置信度指标,拓展了经典的网页访问预测多HMM模型融合方法的先验信息,以提高用户访问页面的预测准确率;
(2该算法通过模糊积分理论融合1~N阶HMM模型预测结果,相对已有的线性加权方法具
有保真性和客观性,具有更高的预测准确率.
性能测试实验的结果表明,该模型具有较好的整体性能,可广泛用于为Web站点管理、电子商务以及网页预取等领域.参考文献:
[1]SarukkaiRR.Linkpredictionandpathanalysisusing
markovchains[J].InternationalJournalofComputer&TelecommunicationsNetworking,2000,33(1/6:
377-386.
[2]AlexandrosN,KatsarosD,ManolopoulosY.Adatamin2
ingalgorithmforgeneralizedWebprefetching[J].IEEETrans.onKnowledgeandDataengineering,2003,15(6:
1-16.
[3]XingDS,ShenJY.Anewmarkovmodelforwebaccess
prediction[J].IEEETrans.onComputerinScience&Engineering,2002,4(6:
34-39.
[4]FanL,CaoP,LinW,etal.Webprefetchingbetween
low-bandwidthclientsandproxies:
potentialandperfor2mance[C]//Proc.ofACMSIGMETRICS.Atlanta:
A2cly,1999.
[5]Tahani,Hossein,Keller,etal.Informationfusionincom2
putervisionusingthefuzzyintegral[J].IEEETrans.onSystemsmanandCybernetics,1990,20(3:
733-741.
21微电子学与计算机2008年
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 FPGA FFT 处理器 设计 仿真