第3章 逻辑门电路.docx
- 文档编号:7989048
- 上传时间:2023-01-27
- 格式:DOCX
- 页数:31
- 大小:387.05KB
第3章 逻辑门电路.docx
《第3章 逻辑门电路.docx》由会员分享,可在线阅读,更多相关《第3章 逻辑门电路.docx(31页珍藏版)》请在冰豆网上搜索。
第第3章章逻辑门电路逻辑门电路第3章逻辑门电路一、学习目的逻辑门电路是构成数字电路的基本单元。
要从内部结构上认识了解逻辑门电路的基本构造和性能特点,了解逻辑门电路的逻辑关系用分立元件是如何实现的,了解集成门电路的分类和各类集成逻辑门电路的工作特点及主要参数。
二、内容概要本章首先介绍逻辑门电路的开关特性。
在此基础上,简要介绍分立元件与门、或门、非门及与非门、或非门的工作原理和逻辑功能,然后着重讨论TTL和CMOS集成逻辑门电路的工作原理、逻辑功能和外特性,及它们的改进电路和其它功能的集成逻辑门电路。
还介绍TTL和CMOS电路的使用方法及其功能的测试与应用。
而对于各种集成逻辑门的内部电路只作简单介绍。
三、学习指导本章重点:
三极管的开关特性,组合逻辑门电路的逻辑关系,TTL集成逻辑门电路的类型系列和各自的特点,CMOS集成逻辑门电路的特点,集成逻辑门电路的应用,掌握OC门、三态门的工作特点。
本章难点:
TTL电路和CMOS电路的接口。
方法提示:
理解三极管的开关特性,对分立元件的门电路不用做具体的分析计算,对各类系列的逻辑门电路主要掌握其特点。
3、1概述教学要求了解正、负逻辑的电平对比。
了解数字信号的电平容限。
用以实现各种基本逻辑关系的电子电路称为门电路。
它是组成其它功能数字电路的基础。
常用的逻辑门电路有与门、或门、非门、与非门、或非门、三态门和异或门等。
集成逻辑门主要有双极型的TTL门电路和单极型的CMOS门电路。
其输入和输出信号只有高电平和低电平两种状态。
用1表示高电平、用0表示低电平的情况称为正逻辑;反之用0表示高电平、用1表示低电平的情况称为负逻辑。
在本书中,如未加说明,则一律采用正逻辑。
41页图3.1.1正逻辑和负逻辑第在数字电路中,只要能明确区分高电平和低电平两个状态就可以了,所以,高电平和低电平都允许有一定的变化范围,如下图所示。
3、2分立元件门电路教学要求理解三极管开关特性。
理解二极管门电路的结构和特点了解三极管非门电路的结构特点一、三极管开关特性1、静态开关特性在数字电路中,三极管是作为一个开关来使用的,它不允许工作在放大状态,而只能工作在饱和导通状态(又称饱和状态)或截止状态。
请看下面的分析。
(1)、截止当输入时,基射间的电压小于其门限电压Uth(0.5V),三极管截止,电流0,电流0,输出VCC,这时,三极管工作在上图中的A点。
为了使三极管能可靠截止,应使发射结处于反偏,因此,三极管的可靠截止条件为:
。
三极管截止时,E、B、C三个极互为开路。
(2)、饱和当输入时,使三极管工作在临界饱和状态,如上图中的S点。
在该点上:
因此,三极管饱和条件为:
当三极管饱和时,达到最大;达到最小。
C、B、E为连通。
2、动态开关特性三极管工作在开关状态时,其内部电荷的建立与消散都需要一定的时间。
因此,集电极电流iC的变化总是滞后于输入电压ui的变化,这说明三极管由截止变为饱和或由饱和变为截止都需要一定的时间。
当输入ui由UR正跳到UF时,发射区开始向基区扩散电子,并形成基极电流iB。
同时基区积累的电子流向集电区形成集电极电流iC。
随着基区积累电子的增多,iC不断增大,直到最大值IC(sat),三极管进入饱和状态。
这时,如iB继续增大时,基区内存储电荷更多,三极管饱和加深。
通常把从ui正跳变开始到iC上升到0.9IC(sat)所需的时间称为开通时间,用ton表示。
当输入ui由UR正跳到UF时,基区中存储的大量电荷开始消散,在存储电荷消散前,iCIC(sat)不变。
随着存储电荷的消散,三极管的饱和深度变浅。
存储电荷消失后,三极管进入放大区并转向截止。
通常把从ui负跳变开始到iC下降到0.1IC(sat)所需的时间称为关断时间,用toff表示。
3、抗饱和三极管三极管饱和越深,开关速度越低。
因此,要提高电路的开关速度,就必须使三极管工作在浅饱和状态,减少存储电荷的消散时间,为此,需要采用抗饱和三极管。
在普通双极型三极管的基极B和集电极C之间并接一个肖特基势垒二极管(简称SBD)便构成了抗饱和三极管,由于SBD的开启电压只有0.3V,其正向压降约为0.4V,它远比普通硅二极管0.7V的正向压降小得多。
因此,当三极管进入饱和状态时,其集电结为正偏。
这时,SBD导通,使B、C极间的电压被钳在0.4V上,并分流部分基极电流,从而使三极管工作在浅饱和状态。
二、二极管门电路1、二极管与门电路工作波形当输入AB0V时,二极管VD1和VD2都导通,输出Y0.7V,为低电平。
当输入A0V、B3V时,VD1优先导通,输出Y0.7V,为低电平,使VD2反偏截止。
当输入A3V、B0V时,VD2优先导通,输出Y0.7V,为低电平,使VD1反偏截止。
当输入AB3V时,VD1和VD2仍导通,输出Y3.7V,为高电平。
2、二极管或门电路、三极管非门电路二极管或门电路三极管非门电路另外,利用二极管和三极管可以一起组成“与非”门电路和“或非”门电路。
33TTL集成逻辑门电路教学要求了解TTL门电路的内部结构和工作原理。
理解TTL门电路的主要参数。
掌握TTL各种门电路的基本使用方法。
了解肖特基系列的只要特点。
TTL集成逻辑门电路是晶体管晶体管逻辑门电路的简称。
它主要由双极型三极管组成。
由于TTL集成电路的生产工艺成熟,因此,产品参数稳定、工作可靠、开关速度高,获得了广泛的应用。
下面以CT74S肖特基系列与非门为例讨论其逻辑功能及其电气特性。
一、TTL与非门1TTL与非门的电路结构TTL与非门内部主要由输入级、中间倒相级和输出级三部分组成。
输入级由多发射极三极管V1和电阻R1组成。
三个发射结为三个PN结。
以实现与功能。
中间级由V2、R2和V6、RB、RC组成。
V2集电极和发射极输出的信号,分别驱动V3和V5。
输出级由V3、V4、R4、R5和V4组成。
电路的结构能提高了电路带负载的能力。
2TTL与非门的工作原理3TTL与非门的主要参数
(1)工作速度:
为了提高开关速度,电路采用了抗饱和三极管和有源泄放电路。
抗饱和三极管:
三极管饱和越深,其工作速度越慢。
因此,要提高电路的工作速度,就必须设法使三极管工作在浅饱和状态。
有源泄放电路:
由V6、RB和RC组成,低阻通路加速了V5的截止,从而缩短了关闭时间。
(2)电压传输特性和噪声容限:
当0ui0.8V时,V2和V5截止,V2集电极电压uC2为高电平,V3和V4导通,输出u0为高电平,如图AB段所示。
这时与非门工作在截止区。
当0.8Vui1.1时,V2和V5饱和导通,输出电压uO为低电平,它不再随输入uI的增加而变化,如图CD段所示。
这时与非门工作在饱和区。
关门电平:
在保证输出为标准高电平时,允许输入低电平的最大值称为关门电平,用UOFF表示。
UOFF1.0V。
开门电平:
在保证输出为标准低电平时,允许输入高电平的最小值称为开门电平,用UON表示。
UON1.2V。
阈值电压:
工作在电压传输特性转折区中点对应的输入电压称为阈值电压,又称门槛电平,用UTH表示。
输入噪声容限:
当输入低电平信号上叠加了正向噪声(干扰)电压而上升时,只要不大于关门电平,输出的高电平不会小于标准高电平。
同样,当输入的高电平信号上叠加了负向噪声(干扰)电压而下降时,只要不小于开门电平,则输出的低电平也不会立刻上升。
在输入信号上叠加的噪声电压只要不超过允许值,就不会影响电路的正常逻辑功能,这个允许值称为噪声容限。
电路的噪声容限越大,其抗干扰能力就越强。
4输入负载特性:
在实际工作中,经常会遇到在门电路输入端与地之间接入一个电阻R1的情况,等效电路如图所示。
当uI上升到1.1时,V1的基极电压被钳位在1.8V上,V2和V5导通,输出uO为低电平UOL,此后,uI不再随R1的增大而升高。
uI随R1变化的曲线如图所示。
5输出负载特性:
带灌电流负载特性:
与非门输出uO为低电平时,带灌电流负载。
当输入都为高电平时,与非门的V2、V5饱和导通,输出uO为低电平UOL,这时,各个外接负载门的输入低电平电流都流入(即灌入)V5的集电极,形成了输出低电平电流。
当外接负载门的个数增加时,流入V5集电极的电流随之增大,输出低电平稍有上升,只要不超过输出低电平允许的上限值,与非门的正常逻辑功能就不会被破坏。
设与非门输出低电平时,允许V5最大集电极电流为OL(max),每个负载门输入低电平电流为IL时,则输出端外接灌电流负载门的个数NOL为。
NOLIOL(max)/IIL带拉电流负载特性:
当输入有低电平时,V5截止、V4导通,输出uO为高电平UOH。
这时,与非门输出高电平电流从输出端流向各个外接负载门。
当外接负载门的个数增多时,被拉出的电流增大,与非门输出的高电平随之下降,只要不超过允许的高电平下限值UOH(min),与非门的正常逻辑功能就不会被破坏。
设与非门输出高电平允许的最大电流为IOH(max),每个负载门输入高电平电流为IIH,则输出端外接拉电流负载门的个数NOH为。
NOHIOH(max)/IIH6传输延迟时间:
在TTL与非门中,由于器件内部的原因,当输入电压UI为一个矩形脉冲时,输出电压UO的脉冲波形比输入波形延迟了一定的时间。
输出电压UO的波形滞后于输入电压UI波形的时间称作传输延迟时间。
从输入电压UI波形上升沿0.5UIm到输出电压下降沿0.5UOm之间的时间,称作导通延迟时间,用tPHL表示。
从输入电压UI下降沿0.5UIm处到输出电压UO上升沿0.5UOm之间的时间称作截止延迟时间,用tPLH表示。
平均延迟时间tpd为tPHL和tPLH的平均值。
tpd=(tPHL+tPLH)/2二、低功耗肖特基系列一个性能优越的门电路应具有功耗低、工作速度高的特点,然而这两者是很难兼顾的,其间存在着一定的矛盾。
为了能全面衡量门电路的品质,常用功耗P和平均传输延迟时间tpd的乘积来评价门电路综合性能的优劣,简称功耗延迟积,用M表示:
MPtpd。
M又称品质因数,其值越小,说明电路的综合性能越好。
CT74LS系列集成电路为低功耗肖特基系列,它的主要特点是:
功耗低、工作速度高。
三、其他功能的TTL门电路TTL集成逻辑门电路除与非门外,常用的还有集电极开路与非门、或非门、与或非门、三态门和异或门等,它们的逻辑功能虽各不相同,但都是在与非门的基础上发展起来的。
因此,前面讨论的与非门的特性对这些门电路同样适用。
1集电极开路与非门(OC门)OC门的工作原理OC门工作时需要在输出端Y和电源VCC之间外接一个上拉负载电阻RL。
工作原理如下:
当输入A、B、C都为高电平时,V2和V5饱和导通,输出低电平;当输入A、B、C中有低电平时,V2和V5截止,输出高电平。
因此,OC门具有与非功能,其逻辑表达式为:
OC门的应用实现线与右图为由两个OC与非门输出端相连后经电阻RL接电源VCC的电路。
只有Y1和Y2都为高电平1时,输出Y才为高电平1,否则,输出Y为低电平0,这种连接方式称为线与,在逻辑图输出线连接处用矩形框表示。
驱动显示器该电路只有在输入都为高电平时,输出才为低电平,发光二极管导通发光,否则,输出高电平,发光二极管熄灭。
OC门还常用来驱动继电器电路。
实现电平转换输入A、B的信号来自TTL与非门的输出电平。
它输出的高电平可以适应下一级电路对高电平的要求,输出的低电平仍为0.3V。
2、与或非门和与非门相比,与或非门增加了一个和V1、V2、R1电路结构完全相同的由V1、V2、R1组成的电路,且V2和V2的集电极和发射极分别连在一起。
这样,当输入A、B、C或D、E、F全为高电平1时,V2或V2和V5饱和导通,V4截止,输出Y为低电平0;只有当输入A、B、C和D、E、F中同时都有低电平0时,V2和V2同时截止,使V5也截止,V4导通,输出Y才为高电平1。
因此,该电路具有与或非功能,故称为与或非门。
其逻辑表达式为:
3、三态输出门工作原理三态输出门是指不仅可输出高电平、低电平两个状态,而且输出还可呈高阻状态的门电路。
当时,G输出P=1,VD截止,输出,三态门处于工作状态。
这时称低电平有效。
当时,G输出P=0,即uP0.3V,这一方面使VD导通,uC2uPUVD1V,V4截止,另一方面uB1uPuBE11V,使V2和V5截止,这时,从输出端Y看进去,对地和对电源VCC都相当于开路,输出呈现高阻。
在三态门输出呈高阻状态时,它既不像输出0状态那样允许负载灌入电流,也不像输出状态那样向负载提供电流,它实际上是一种悬浮状态。
如将图中的非门去掉,则使能端时,三态门工作,;时,输出呈现高阻,这时称高电平有效。
三态输出门的应用用三态输出门构成单向总线当EN1、EN2、EN3轮流为高电平1,且任何时刻只能有一个三态输出门工作时,则输入信号A1B1、A2B2、A3B3轮流以与非关系将信号送到总线上,而其它三态输出门由于EN=0而处于高阻状态。
用三态输出门构成双向总线当EN=1时,G2输出呈高阻态,G1工作,输入数据D0经G1反相后送到总线上;当EN=0时,G1输出呈高阻态,G2工作,总线上的数据D1经G2反相后输出D1。
可见,通过EN的不同取值可控制数据的双向传输。
四、TTL数字集成电路系列1CT54系列和CT74系列之对比参数CT54系列CT74系列最小一般最大最小一般最大电源电压/V4.55.05.54.755.05.25工作温度/-5525125025702集成逻辑门电路的子系列CT74标准系列它与CT1000系列相对应,又称标准TTL系列,为TTL集成电路的早期产品,属中速TTL器件。
由于电路中三极管的基极驱动电流过大,它们都工作在深饱和状态,因此,工作速度不高,其平均传输延迟时间为10ns/门,平均功耗约为10mW/门。
CT74H高速系列它与CT2000系列相对应,又称HTTL系列,它为CT74标准系列的改进型产品。
和CT74标准系列相比,电路结构上主要作了两点改进:
输出级采用了达林顿结构;大幅度地降低了电路中电阻的阻值。
从而提高了工作速度和负载能力。
但电路的平均功耗增加了。
该系列的平均传输延迟时间为6ns/门,平均功耗约为22mW/门。
CT74L低功耗系列又称LTTL系列,电路中电阻的阻值很大,因此,电路的平均功耗很小,约为1mW/门,但平均传输延迟时间较长,约为33ns/门。
CT74S肖特基系列它与CT3000系列相对应,又称STTL系列。
由于电路中采用了抗饱和三极管,有效地降低了三极管的饱和深度,同时,电阻的阻值也不大,从而提高了电路的工作速度,其平均传输延迟时间缩短为3ns/门,在TTL各子系列中,它的工作速度是很高的,但电路的平均功耗较大,约为19mW/门。
CT74LS低功耗肖特基系列它与CT4000系列相对应,又称LSTTL系列。
一方面电路中采用了抗饱和三极管和肖特基势垒二极管来提高工作速度;另一方面通过加大电路中电阻的阻值降低电路的功耗,从而达到电路既有较高的工作速度,又有较低的平均功耗。
其平均传输延迟时间为9.5ns/门,平均功耗约为2mW/门。
CT74AS先进肖特基系列又称ASTTL系列,它是CT74S系列的后继产品,其电路结构和CT74S系列基本相同。
由于电路中电阻的阻值很低,因此,提高了工作速度,其平均传输延迟时间为1.5ns/门,但平均功耗较大,约为8mW/门。
CT74ALS先进低功耗肖特基系列又称ALSTTL系列,它是CT74LS系列的后继产品。
电路中采用了较高的电阻阻值,并通过改进生产工艺和缩小内部器件的尺寸,降低了电路的平均功耗、提高了工作速度,其平均传输延迟时间约为4ns/门,平均功耗约为1mW/门。
五、TTL集成逻辑门的使用注意事项电源电压及电源干扰的消除电源电压的变化对54系列应满足5V(110)、对74系列应满足5V(15)的要求,电源的正极和地线不可接错。
为了防止外来干扰通过电源串入电路,需要对电源进行滤波,通常在印制电路板的电源输入端接入10100F的电容进行滤波,在印制电路板上,每隔68个门加接一个0.010.1F的电容对高频进行滤波。
输出端的连接具有推拉输出结构的TTL门电路的输出端不允许直接并联使用。
输出端不允许直接接电源VCC或直接接地。
使用时,输出电流应小于产品手册上规定的最大值。
三态输出门的输出端可并联使用,但在同一时刻只能有一个门工作,其它门输出处于高阻状态。
集电极开路门输出端可并联使用,但公共输出端和电源VCC之间应接负载电阻RL。
闲置输入端的处理TTL集成门电路使用时,对于闲置输入端(不用的输入端)一般不悬空,主要是防止干扰信号从悬空输入端引入电路。
对于闲置输入端的处理以不改变电路逻辑状态及工作稳定为原则。
常用的方法有以下几种:
()与非门的闲置输入端可直接接电源电压VCC,或通过110k的电阻接电源VCC。
(2)如前级驱动能力允许时,可将闲置输入端与有用输入端并联使用。
(3)在外界干扰很小时,与非门的闲置输入端可以剪断或悬空,但不允许接开路长线,以免引入干扰而产生逻辑错误。
(4)或非门不使用的闲置输入端应接地,对与或非门中不使用的与门至少有一个输入端接地。
电路安装接线和焊接应注意的问题
(1)连线要尽量短,最好用绞合线。
(2)整体接地要好,地线要粗、短。
(3)焊接的烙铁最好不大于25W,使用中性焊剂,如松香酒精溶液,不可使用焊油。
(4)由于集成电路外引线间距离很近,焊接时焊点要小,不得将相邻引线短路,焊接时间要短。
(5)印制电路板焊接完毕后,不得浸泡在有机溶液中清洗,只能用少量酒精擦去外引线上的助焊剂和污垢。
调试中应注意的问题
(1)对CT54/CT74和CT54H/CT74H系列的TTL电路,输出的高电平不小于2.4V,输出低电平不大于0.4V。
对CT54S/CT74S和CT54LS/CT74LS系列的TTL电路,输出的高电平不小于2.7V,输出的低电平不大于0.5V。
上述4个系列输入的高电平不小于2.4V,低电平不大于0.8V。
(2)当输出高电平时,输出端不能碰地,输出低电平时,输出端不能碰电源VCC5V,否则输出管会烧坏。
34CMOS集成门电路教学要求了解CMOS门电路的基本组成。
了解CMOS门电路的特点解CMOS门电路的种类CMOS集成逻辑门电路是互补金属氧化物半导体场效应管门电路的简称。
它是由增强型PMOS管和增强型NMOS管组成的互补对称MOS门电路。
国产CMOS数字集成电路主要有4000系列和高速系列。
高速CMOS电路主要有CC54HC/CC74HC和CC54HCT/CC74HCT两个子系列。
与TTL数字集成电路相比,CMOS电路的突出优点是微功耗、高抗干扰能力。
因此,它在中、大规模数字集成电路中有着广泛的应用。
一、MOS管介绍CMOS反相器由增强型NMOS管和增强型PMOS管组成,它们在数字电路中工作在开关状态。
NMOS管的开启电压用UGS(TH)N表示,为正值,当UGSNUGS(TH)N时NMOS管导通。
UGSNUGS(TH)P时PMOS管导通。
UGSNUGS(h)+NUGS(th)P,且UGS(th)N=UGS(th)P。
当uI=UIL=0V时,uGSN0VUGS(th)P,VP导通,输出uOUOHVDD。
当uI=UIHVDD时,uGSN=VDDUGS(th)N,VN导通。
uGSP=VDD-VDD=0VUGS(th)P,VP截止,所以输出uOUOL0V。
2、CMOS与非门两个串联的增强型NMOS管VN1和VN2为驱动管,两个并联的增强型PMOS管VP1和VP2为负载管。
当输入A=B=0V时,VN1和VN2都截止,VP1和VP2同时导通,输出Y=1。
当输入A=0、B=1时,VN1截止,VP1导通,输出Y=1当输入A=1、B=0时,VN2截止,VP2导通、输出Y=1当输入A=B=1时,VN1和VN2同时导通,而VP1和VP2都截止,这时输出Y=0。
3、CMOS或非门两个并联的增强型NMOS管VN1和VN2为驱动管,两个串联的增强型PMOS管VP1和VP2为负载管。
当输入A、B中有高电平1时,则接高电平的驱动管导通,输出Y为低电平0;只有当输入A、B都为低电平0时,驱动管VN1和VN2都截止,负载管VP1和VP2同时导通,输出Y为高电平1。
4、CMOS漏极开路与非门(OD门)该电路具有与非功能,YAB。
当输出低电平UOL0.5V时,它可吸收50mA的灌电流。
它还可用作电平转换。
当输入A、B都为高电平UIHVDD1时,输出Y为低电平UOL0V;当输入A、B中有低电平UIL0V时,输出Y为高电平UOHVDD2。
可见,该电路可将VDD10V的输入电压转换为0VVDD2的输出电压,从而实现了电平转换。
5、CMOS传输门将两个参数对称一致的增强型NMOS管VN和PMOS管VP并联可构成CMOS传输门。
当控制电压为VDD时,VN导通,u0uI;如UGS(th)PuIVDD时,VP导通,输出uOuI。
因此,输入uI在0VDD范围变化时,VN和VP中至少有一管导通,输出和输入之间呈现低阻,这时相当于开关闭合,使输入电压uI传输到输出端,即uOuI。
这时称传输门开通。
当控制电压C=0V、/C=VDD,且输入uI在0VDD间变化时,VN和VP都截止,输出和输入之间呈现高阻,相当于开关断开,输入uI不能传输到输出端,这时称传输门关闭。
6、CMOS三态输出门当EN0时,VP2和VN2导通,VN1和VP1组成的CMOS反相器工作,所以,Y=A。
当EN1时,VP2和VN2截止,输出Y对地和对电源VDD都呈现高阻。
三、高速CMOS门电路介绍与TTL门电路相比,CMOS4000系列电路虽具有功耗低、集成度高、抗干扰能力强等优点,但由于其工作速度低、负载能力差,使它的使用范围受到较大限制。
因此,提高CMOS门电路的开关速度和负载能力就显得十分重要。
MOS管存在较大的极间电容,这是开关速度不高的根本原因。
因此,要提高MOS管的开关速度就必须设法减小MOS管的极间电容。
为此,需要减少MOS管的导电沟道长度、缩小MOS管的几何尺寸,这样,不但减少了极间电容,提高了开关速度,而且还进一步降低了电路的功耗。
为了提高CMOS门电路的负载能力,需要提高MOS管的漏极电流。
其方法是缩短MOS管的导电沟道长度、加大导电沟道的宽度。
由于制造工艺水平的不断提高,其平均传输延迟时间可做到小于10ns/门,它远比CC4000系列门电路的小,现已达到CT54LS/CT74LS系列门电路的水平。
高速CMOS电路又称HCMOS电路,目前主要有CC54HCCC74HC和CC54HCT/CC74HCT两个子系列,它们的逻辑功能、外引线排列与同型号(主要是最后几位数字相同)的TTL电路CT54LS和CT74LS系列相同。
如HCMOS电路CC74HC00、CC74HCT00和TTL电路CT74S00、CT74LS00等都为四2输入与非门,它们的外引
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第3章 逻辑门电路 逻辑 门电路
![提示](https://static.bdocx.com/images/bang_tan.gif)