计算机组成原理实验指导书新Word文件下载.docx
- 文档编号:15380227
- 上传时间:2022-10-29
- 格式:DOCX
- 页数:45
- 大小:290.16KB
计算机组成原理实验指导书新Word文件下载.docx
《计算机组成原理实验指导书新Word文件下载.docx》由会员分享,可在线阅读,更多相关《计算机组成原理实验指导书新Word文件下载.docx(45页珍藏版)》请在冰豆网上搜索。
实验三移位运算器实验9
实验四存储器实验10
实验五微控制器实验12
实验六基本模型机的设计与实现17
实验七带移位运算的模型机的设计与实现23
实验八复杂模型机的设计与实现29
实验九*大规模集成电路应用实验36
第一章实验箱介绍
1.1、DVCC实验机系统硬件性能
一、8位字长、16位字长兼容设计
教学计算机字长主要取决于运算器。
运算器的主体部分,在用2片74LS181芯片级联而成时,就构成8位的运算器;
在用4片74LS181芯片级联而成时,就构成16位的运算器。
教学计算机的字长是8位还是16位,对学习计算机组成原理这门课虽然没有什么实质性的影响,但为了让学生对字长的概念有更深刻的理解和认识,在本机上可同时提供出8位、16位字长的两种运算器功能。
二、采用总线结构
实验机采用总线结构,使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点,系统内有3组总线;
数据总线,地址总线和控制总线。
其中,数据总线和地址总线用8芯排针引出,实验时只要少些接线即可。
三、提供计算机基本功能模块
DVCC实验机为学生提供了运算器模块ALU、寄存器堆模块、指令部件模块、内存模块、微程序模块、启停和时序电路模块、控制台控制模块以及扩展模块。
各功能模块的输出均通过三态器件,部分模块(每个实验均用到)间的总线已连好,另一部分模块的总线实验者可按需要连接。
各模块所用的控制线全部用跳线器跳接,简单方便。
四、提供扩展模块
DVCC实验计算机为实验者提供创造性设计的平台,板上扩展了在系统可编程大规模电路CPLD器件ISP1032E(LATTICE公司),他的全部引脚对外开放,实验者完全根据自己的设计思路进行计算机组成原理设计、仿真、综合,并且下载到器件中,再验证其设计的正确性,最终完成设计。
五、提供智能化控制台
控制台由8位单片微机控制,为调试和使用实验计算机提供良好的条件。
实验计算机在时,实验者可通过控制台将程序装入控存中,可以读出控存或内存指令单元中的内容并且显示。
实验计算机运行时,可由控制台控制实验计算机从指定的地址开始运行程序,并可以人工干预使其停止运行;
业可控制实验计算机逐条逐拍的运行,并自动测量和显示每一拍运行后的地址总线、数据总线和微地址以及微程序的内容。
六、实验接线量少、实验效率高
具有上述特性的DVCC实验计算机很大程度减少了实验者的接线工作量,因而减少了出错的可能性,以利于实验的正常顺利进行,让实验者在有限的实验时间内将精力集中在实验的关键部分。
特别是进行整机实验时,学生可以集中时间和精力按要求设计实验计算机整机逻辑、指令系统及相应的控制器。
但在用CPLD器件设计时,实验者接线量相对多些,因为采用CPLD器件设计时,本身就是一种创新性设计,实践性强,更有利于培养实验者的实践能力和创新开拓能力。
1.2、DVCC实验机系统软件性能
DVCC实验机系统在控制软件的协调下,提供灵活的实验操作方式。
在实验计算机独立使用时,通过拨动开关及发光二极管以及二进制数码形式进行输入、编程、显示、调试,而且数据的输入/输出显示为高电平亮,低电平灭,符合人们的习惯;
在实验计算机通过RS232通信接口与上位机联机时,可以在上位机上进行编程、相互传送装载实验程序、动态调试和运行实验程序等全部操作,实验者可根据实验题目的需要在两种实验操作方式之间随意切换。
DVCC实验计算机系统提供WINDOWS环境下集成调试软件,有多个显示窗口,如寄存器窗、微代码窗、程序代码窗、动态代码调试窗、实时数据流动显示窗等,可在屏幕上显示本实验计算机的组成逻辑示意图,如图1-2所示;
微代码、程序代码直接屏幕修改、编程;
微代码字段直接动作解释;
调试运行过程实时动态跟踪显示,如数据流的流向及数据总线、地址总线、控制总线的各种信息,使调试过程极为生动形象;
并具有逻辑示波器测量等强大功能。
为实验者提供了良好的实验操作环境,增强实验者学习、实验的兴趣,从而提高教学效果。
在DVCC实验计算机上还配有双通道虚拟示波器测量软件,用于实验过程中信号的观察,以便在设计性、创新性实验过程中及时分析排除故障,这样,可以减少实验室硬件设备的投入,提高实验设备的综合利用率。
1.3、DVCC实验机系统技术指标
1、实验机的字长为位或16位。
2、实验机的基本指令系统类PC机,有多种指令格式,多种寻址方式。
3、主存储器采用8K字节静态存储器6264,用于存放用户程序和数据。
4、运算器由2片4位(或4片4位)的算术逻辑单元功能发生器级联而成。
每片内实现16种二进制算术运算及16种逻辑运算。
另配有一个双向通用移位/寄存器,以实现逻辑移位功能。
5、控制器采用微程序方案实现,控存字长为24位,可用最大容量为1024字节,且用电可擦写的EROM存储器芯片组成,支持动态微程序设计。
6、实验机上配有一个RS232串行接口,能直接与微机相连,在软件的配合下,完成全部的部件实验和整机组成实验。
7、作为实验机的扩展部分:
(1)主板上扩展有一个CPLD器件,以实现可重构原理计算机组成设计实验以及基于RISC处理器构成的实验计算机的设计;
(2)扩展有并行I/O口、定时/计数器等;
(3)可选配万能接线板组成的通用实验板。
8、实验机工作频率源由555时基电路和74LS123可再触发单稳态多谐振荡器组成产生,频率范围为330HZ~580HZ.
9、实验机上装有24个微程序输入开关,8个数据开关,18个控制开关,2个微动开关和2位七段数码管以及多个发光二极管等。
在不接入计算机的情况下能在手动方式下完成全部部件实验和整机组成实验。
10、实验机配备WINDOWS环境集成动态调试软件。
第二章实验指导
本章将详细介绍每个实验的实验目的、实验原理、软硬件的设计方法等,在实验前实验者必须重温计算机组原理前叙课程《数字逻辑》,它是完成本章实验的基础。
通过本章实验让实验者加深对所学课程的理论知识的理解,力图使实验者的实验动手能力与综合能力进一步提高,同时可以完成对学生阅读计算机硬件逻辑图的综合培训。
在DVCC系列实验计算机上进行实验时,部分实验线路需要实验者自己连接,连接时,单个信号线相连时,选用单股实验导线,根据实验中的连线要求,将对应信号线相连;
多个信号信相连时,选用排线(4芯、5芯、6芯、8芯),根据实验中的连线要求,将对应的信号插座连接起来,凡是多芯信号插座,都用一个白色小圆点作为第一脚的标志,只要一对一就行。
实验一8位算术逻辑运算实验
实验目的:
1、掌握简单运算器的数据传送通路组成原理。
2、验证算术逻辑运算功能发生器74LS181的组合功能。
实验内容:
1、实验原理
实验中所用的运算器数据通路如图3-1所示。
其中运算器由两片74LS181以并/串形成8位字长的ALU构成。
运算器的输出经过一个三态门74LS245(U33)到ALUO1插座,实验时用8芯排线和内部数据总线BUSD0~D7插座BUS1~6中的任一个相连,内部数据总线通过LZD0~LZD7显示灯显示;
运算器的两个数据输入端分别由二个锁存器74LS273(U29、U30)锁存,两个锁存器的输入并联后连至插座ALUBUS,实验时通过8芯排线连至外部数据总线EXD0~D7插座EXJ1~EXJ3中的任一个;
参与运算的数据来自于8位数据开并KD0~KD7,并经过一三态门74LS245(U51)直接连至外部数据总线EXD0~EXD7,通过数据开关输入的数据由LD0~LD7显示。
图中算术逻辑运算功能发生器74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座,实验时通过6芯排线连至6位功能开关插座UJ2,以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN、M;
其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟,这几个信号有自动和手动两种方式产生,通过跳线器切换,其中ALUB`、SWB`为低电平有效,LDDR1、LDDR2为高电平有效。
另有信号T4为脉冲信号,在手动方式下进行实验时,只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连,按动手动脉冲开关,即可获得实验所需的单脉冲。
2、实验接线
本实验用到4个主要模块:
⑴低8位运算器模块,⑵数据输入并显示模块,⑶数据总线显示模块,⑷功能开关模块(借用微地址输入模块)。
根据实验原理详细接线如下:
⑴ALUBUS连EXJ3;
⑵ALUO1连BUS1;
⑶SJ2连UJ2;
⑷跳线器J23上T4连SD;
⑸LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边(手动方式);
⑹AR跳线器拨在左边,同时开关AR拨在"
1"
电平。
3、实验步骤
⑴连接线路,仔细查线无误后,接通电源。
⑵用二进制数码开关KD0~KD7向DR1和DR2寄存器置数。
方法:
关闭ALU输出三态门(ALUB`=1),开启输入三态门(SWB`=0),输入脉冲T4按手动脉冲发生按钮产生。
设置数据开关具体操作步骤图示如下:
说明:
LDDR1、LDDR2、ALUB`、SWB`四个信号电平由对应的开关LDDR1、LDDR2、ALUB、SWB给出,拨在上面为"
,拨在下面为"
0"
,电平值由对应的显示灯显示,T4由手动脉冲开关给出。
⑶检验DR1和DR2中存入的数据是否正确,利用算术逻辑运算功能发生器74LS181的逻辑功能,即M=1。
具体操作为:
关闭数据输入三态门SWB`=1,打开ALU输出三态门ALUB`=0,当置S3、S2、S1、S0、M为11111时,总线指示灯显示DR1中的数,而置成10101时总线指示灯显示DR2中的数。
⑷验证74LS181的算术运算和逻辑运算功能(采用正逻辑)
在给定DR1=35、DR2=48的情况下,改变算术逻辑运算功能发生器的功能设置,观察运算器的输出,填入表3-1中,并和理论分析进行比较、验证。
实验二带进位控制8位算术逻辑运算实验
1、验证带进位控制的算术逻辑运算发生器的功能。
2、按指定数据完成几种指定的算术运算。
1、实验原理
带进位控制运算器的实验原理如图3-2所示,在实验⑴的基础上增加进位控制部分,其中高位74LS181(U31)的进位CN4通过门UN4E、UN2C、UN3B进入UN5B的输入端D,其写入脉冲由T4和AR信号控制,T4是脉冲信号,在手动方式下进行实验时,只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连,按动手动脉冲开关,即可获得实验所需的单脉冲。
AR是电平控制信号(低电平有效),可用于实现带进位控制实验。
从图中可以看出,AR必须为"
电平,D型触发器74LS74(UN5B)的时钟端CLK才有脉冲信号输入。
才可以将本次运算的进位结果CY锁存到进位锁存器74LS74(UN5B)中。
实验连线⑴~⑸同实验一,详细如下:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 实验 指导书