CDLP使用说明书Word下载.docx
- 文档编号:20215814
- 上传时间:2023-01-20
- 格式:DOCX
- 页数:14
- 大小:1.13MB
CDLP使用说明书Word下载.docx
《CDLP使用说明书Word下载.docx》由会员分享,可在线阅读,更多相关《CDLP使用说明书Word下载.docx(14页珍藏版)》请在冰豆网上搜索。
而正确的license文件设置之后,所有的特性已全部开放,这时就可以完成各种编辑、编译操作了。
6安装驱动程序:
打开控制面板,打开添加/删除硬件:
选择“添加/排除设备故障”,然后点“下一步”:
选择“添加新设备”,然后点“下一步”:
选择“否,我想从列表选择硬件”,然后点“下一步”:
选择硬件类型:
“音频、视频和游戏控制器”,然后点下一步:
点击“从磁盘安装(H)”点击浏览:
选择软件安装目录(软件安装时自己选择的目录)下“MAXPLUS2DriversWin2000Win2000.inf”文件:
点击确认:
选中“AlteraByteBlaster”点击“从磁盘安装(H)”点击浏览,再次选择“Win2000.inf”文件,确认后回到下一界面,按下一步。
按“下一步”,安装完毕,需要重新启动计算机才能使新设备生效。
二、MAX+PLUS的使用使用MAX+PLUS软件进行设计和开发的流程主要包括以下几个步骤:
新建项目、设计输入、器件选择与引脚锁定、项目的编译与仿真和器件编程下载。
1新建项目由于MAX+PLUS是以项目来管理工程文件的,因此,在MAX+PLUS下的任何开发设计都是以项目开始的。
打开MAX+PLUS软件,进入MAX+PLUS集成开发环境。
单击菜单栏的File选项,在弹出的如图7.1所示的菜单中选择Project命令。
在弹出的二级下拉式菜单中选择Name命令,将出现图7.1新建项目菜单如图7.2所示的新建项目对话框。
然后在ProjectName对话框中键入设计项目名,如4led。
图7.2新建项目对话框若需要更改项目所属子目录,可以在Drives和Directories窗口中修改。
单击OK按钮,此时MAX+PLUS项目标题栏中将会出现新的项目名及其所在的路径。
2.设计输入MAX+PLUS软件支持多种输入方式,其中以原理图输入方式和硬件描述语言输入方式2种较常见,而HDL硬件描述语言又包括AHDL、VHDL、以及VerilogHDL等描述语言。
我们以VHDL语言为例说明MAX+PLUS软件的使用方法。
单击菜单栏的File选项,在出现如图7.3所示的菜单中选择New.命令,这时将出现如图7.4所示的源程序输入方式选择对话框;
图7.3新建源程序菜单图7.4源程序输入方式选择对话框在该对话框中选择TextEditorFile选项,单击OK按钮,将出现如图7.5所示的TextEditor编辑窗口,在该窗口编辑用户的源代码;
然后单击菜单栏的File选项,在出现的下拉菜单中选择SaveAs命令,在出现的保存对话框的FileName栏内输入文件名4led.v,单击OK按钮即可保存该文件。
图7.5TextEditor编辑窗口3器件选择与引脚锁定编辑完源程序文件后,可以选择相应的器件,并对各引脚进行分配。
单击菜单栏中的Assign选项,在弹出的下拉菜单中选择Device命令,即可出现如图7.6所示的器件选择对话框;
在DeviceFamily栏中选择MAX7000S;
然后在Device栏内选择EPM7128SLC84-15器件;
单击OK按钮加以确认。
这样Altera公司的EPM7128SLC84-15已被项目所使用。
这时用户要做的就是根据自己硬件电路的需要,对各输入/输出引脚进行锁定。
图7.6器件选择对话框在MAX+plusII集成开发环境下单击菜单栏内的Maxplus选项,在弹出的菜单中选择FloorplanEditor命令,将出现如图7.7所示的引脚锁定窗口;
单击左边的命令图标,将在UnassignedNodes栏内图7.7引脚锁定窗口列出所有将要被锁定的信号;
选中并拖动该信号的芯片的相应引脚上,此时该引脚由白色变成蓝色,且原来的I/O变成了相应的信号,如outb2,即表示该引脚已被锁定好。
依此方法可以很快地锁定其他引脚。
4.项目的编译与仿真至此,用户即可启动编译程序来编译项目。
编译器将对整个项目进行错误检查、网表提取、逻辑综合和器件适配,并产生仿真文件、定时分析文件和编译配置文件。
这一步是整个设计较重要的环节。
单击菜单栏中的MAX+plusII选项,在弹出如图7.8所示的快捷菜单中选择Compiler命令,这时将弹出如图7.9所示的编译命令对话框,单击Start按钮,即可编译相关的各项操作。
若在编译过程中出现错误,将在提示信息栏内给出错误信息,双击此信息即可返回到程序输入窗口并指向错误处。
用户应更正错误直至编译完全正确为止。
图7.8编译快捷菜单图7.9编译命令对话框为了验证程序的可靠性,用户可以进行仿真。
首先单击菜单栏中的MAX+plusII选项,在弹出如图7.8所示的快捷菜单中选择WaveformEditor命令,弹出如图7.10所示的波形仿真窗图7.10波形仿真窗口图7.11快捷菜单口;
在此窗口的空白处右击鼠标,在弹出如图7.11所示的快捷菜单中选择EnterNodesformSNF.命令,这时将出现如图7.12所示的仿真信号选择对话框;
单击List按钮,将在图7.12仿真信号选择对话框AvailableNodes&
groups窗口中列出项目中使用的所有输入/输出信号,用户可以根据需要选择相应的仿真信号,再单击按钮加以确认;
然后单击OK按钮,即可在波形仿真窗口中看到刚才添加的仿真信号。
为了验证时序、波形是否正确,应该给出必要的输入激励信号。
单击信号inclk,这时该信号呈深蓝色,同时左边的赋值工具栏由无效状态变为有效。
单击它们就可以给选中的信号进长赋值。
各赋值工具功能如下:
把该信号置为低电平。
操作方法:
单击要编辑的信号,然后单击该按钮,即可将该信号赋值为低电平。
把该信号置为高电平。
单击要编辑的信号,然后单击该按钮,即可将该信号赋值为高电平。
把该信号置为任意电平,表明与该信号无关。
单击要编程的信号,然后单击该按钮,即可将该信号赋值为任意电平。
把该信号置为高阻态。
单击要编辑的信号,然后单击该按钮,即可将该信号赋值为高阻态。
可以把该信号值取“反”。
单击(或拖动鼠标选择)要编辑的信号,然后单击该按钮,即可对选取信号进行逻辑取“反”,即选择的波形原来若是低电平“0”则会转变为高电平“1”,反之亦然。
把该信号赋值为一个时钟信号。
单击要编辑的信号,然后单击该按钮,即可将该信号赋值为一个时钟信号源。
同样表示把该信号赋值为一个时钟源,操作方法:
单击要编辑的信号,然后单击该按钮,即可弹出一个设置对话框,可以对选择的波形赋予指定周期的信号。
用户可以根据实际情况灵活配置。
设置完毕后单击保存快捷图标,将出现保存波形文件对话框,输入相应的文件名即可。
接下来单击菜单栏中的MAX+plusII选项,在弹出如图7.8所示的快捷菜单中的选择Simulator命令进行波形仿真,这时会出现如图7.13所示的波形仿真命令对话框;
单击Start图7.13波形仿真命令对话框按钮开始模拟仿真,若无错误则出现仿真成功;
单击OpenSCF按钮即可观察到模拟波形仿真结果。
5.器件编程下载Altera器件的编程可以通过专门的编程器和JTAG在系统编程等多种方法实现。
这里着重介绍JTAG在系统编程方法。
取出随机附送的JTAG电缆,并将JTAG下载线接到PC机和下载板的JTAG口上,打开工作电源。
单击菜单栏中的MAX+plusII选项,在弹出如图7.8所示的快捷菜单中选择Programmer命令,对器件进行在线编程,在下载编程的主窗口中单击Option选项,在弹出的菜单中选择HardwareSetup.命令,对下载口进行设置;
在弹出的下载方式选择对话框中选择ByteBlasterMV(JTAG方式进行编程);
单击OK按钮确认后选择Program命令就可开始对器件进行编程(若用户需要对程序加密处理,可以选择SecurityBit选项)。
可以看出,下载编程主要包括Examine、Program和Verify三大步。
编程完毕后出现下载成功提示信息。
至此,一个完整的项目开发就完成了。
EPM7128下载板原理图注:
芯片第4、5、6、8、9、10、11、76、77、79、80、81脚被4位数码管占用,用户分配管脚时应避开这几个脚,芯片其他I/O口已全部引出。
芯片时钟信号来自50M晶振,用户可利用分频程序得到所需的频率。
三、示例程序1、led流水灯将led文件夹复制到硬盘英文路径下,打开led.vhd文件下载到EPM7128中。
JD1接到八位逻辑电平显示的JD1D4(LED)可以看到流水灯效果。
换JD2、JD3、JD4、JD5、JD6接有同样的效果。
2、时钟将Clock文件夹复制到硬盘英文路径下,打开clock.vhd文件下载到EPM7128中。
数码管显示x-xx,第一位数据是分钟,后两位是秒钟,上电后从零开始计时。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- CDLP 使用 说明书
![提示](https://static.bdocx.com/images/bang_tan.gif)