数字电路彩灯循环Word格式.docx
- 文档编号:22653577
- 上传时间:2023-02-05
- 格式:DOCX
- 页数:39
- 大小:666.18KB
数字电路彩灯循环Word格式.docx
《数字电路彩灯循环Word格式.docx》由会员分享,可在线阅读,更多相关《数字电路彩灯循环Word格式.docx(39页珍藏版)》请在冰豆网上搜索。
时间安排:
指导教师签名:
年月日
系主任(或责任教师)签名:
目录
摘要I
AbstractII
1整体电路方框图1
2设计方案论证2
2.1数列循环控制电路2
2.2数列显示部分7
2.3确立方案10
3单元电路的设计及其原理11
3.1数列循环电路的设计11
3.2序列显示电路的设计12
3.2.1十进制自然序列的显示电路12
3.2.2奇数序列显示电路13
3.2.3偶数序列显示电路13
3.2.4音乐序列显示电路14
3.3脉冲信号的产生电路15
3.4分频电路的设计18
4总电路图的设计19
5仿真结果及分析21
5.1脉冲发生器仿真结果及分析21
5.2二分频电路仿真结果及分析22
5.3总电路仿真及分析23
6实物调试与分析24
7小结体会25
附录1总电路图26
附录2元件清单27
附录3参考文献28
摘要
这次的课程设计主要是用计数器来实现的,这个彩灯循环控制电路的实质就是要产生一系列有规律的数列,然后通过一个数码管显示出来。
这里使用的主要就是计数器,计数器在时序电路中应用的很广泛,它不仅可以用于对脉冲进行计数,还可用于分频,定时,产生节拍脉冲以及其他时序信号。
运用计数器的不同的功能和不同的接发就可以实现不同的序列输出了。
而这次的内容还包括分电路图的整合,使整个彩灯循环显示器能够按照要求依次输出自然序列,奇数序列,偶数序列还有音乐序列。
为了实现这个循环输出的功能,在设计的时候还用到了一个移位寄存器,可以利用它的输出端来控制四个计数器的工作情况,可以让四个计数器依次工作,就可以达到要求的顺序依次循环输出数列。
Abstract
Thistimecurriculumprojectismainlyrealizeswiththecounter,thiscoloredlanterncycliccontrolelectriccircuit'
sessenceismusthaveaseriesoforderlysequences,thenthenixietubedemonstratesthrough.Hereuses,solongasisthecounter,thecountertheapplicationisverywidespreadinthesequencecircuit.Iitnotonlymayusetothepulsecarriesonthecounting,butmayalsouseinthefrequencydivision,fixedtime,producesthemetrepulseaswellasothersuccessionsignal.Anddifferentmetusingthecounterdifferentfunctionsendsmayrealizethedifferentsequencetooutput.
Butthistimecontentalsoincludesthepowerdistributionroadmaptheconformity,enablesthiscoloredlanterncirculationmonitortodefertorequeststhattooutputthenaturalsequenceinturn,theoddnumbersequence,theevennumbersequencealsohasmusicsequence.Inordertorealizethiscirculationoutputfunction,indesigntimealsousedonetothinktheregister,mightuseitsout-porttocontrolfourcounterstheworkingconditions,mightletfourcountersworkinturn,mightmeettherequirementsthecirculationoutputsequenceinturn.alsohasapart
1整体电路方框图
图1基本方框图
通过对整个设计题目的要求的分析,设计了这个整个电路基本方框图。
整个电路图基本可以实现设计的要求,依次输出自然数列,奇数序列,偶数序列还有音乐数列,各序列可通过同一芯片的不同接法实现,也可用不同芯片实现,而且还可以通过一个循环电路使之循环输出,序列的输出顺序由译码器控制,由数码管与发光二级管输出各序列,其显示的间隔时间也可以通过调节脉冲信号的频率来进行调整,而脉冲信号可由脉冲产生电路实现,也可直接用脉冲信号源。
另外由于奇数列和偶数列是音乐数列和自然数列显示的一半,为达到各个数列循环时间相同,需要一个二分频电路,是各个循环显示时间相同。
因此,整个电路可分为这几个模块:
循环控制电路、二分频电路、数列产生电路、显示译码电路、脉冲产生电路。
2设计方案论证
2.1数列循环控制电路
方案一:
图2用74LS194构成的循环电路原理图
这个电路图实现循环主要是依靠74LS194的移位功能来完成的。
先让开关S1拨至与电源相接,就是接入高电平,这样移位寄存器有了脉冲信号之后就可以实现置数的功能,四个输出端设置为1000,再将开关S1断开,这时寄存器在脉冲信号的触发下,就可以实现移位的操作,即实现移位的功能。
通过脉冲信号的触发,寄存器的输出就可以从1000→0100→0010→0001→1000,这样依次循环了。
然后用四个输出端输出的信号来控制计数器的信号控制端,通过其输出的“0”或“1”就可以控制序列发生器的工作与否,进而就可以控制序列输出了。
循环电路的设计采用74LS194移位寄存器,通过74LS194移位寄存器的四个输出端子分别控制四个计数器工作,电路中其输出分别连接一个发光二级管,通过观察发光二级管的发光与否就可以判断出数列发生器是否工作,进而判断是否实现控制循环的功能。
74LS194功能说明:
74LS194有5种不同操作模式:
即并行送数寄存,右移(方向由Q0→Q3),左移(方向由Q3→Q0),保持及清零。
S1、S2和CR端的控制作用如下表1。
其中,D3、D2、D1、D0为并行输入端;
Q3、Q2、Q1、Q0为并行输出端;
CR为异步清零端;
CP为时钟脉冲输入端。
74LS194的功能表如表1。
表174LS194的功能表
输入
输出
清零
CLR
控制信号
串行输入
时钟
CLK
工作状态
S1
S0
右移SR
左移SL
×
异步清0
1
保持
0
(1)
↑
右移
左移
置数
图374LS194的引脚图
方案二:
要让四个数列依次循环则采用一个2线--4线译码器74HC139和一个四进制计数器。
用译码器的输出依次去控制芯片清零端,再通过一个四进制计数器去控制译码器输入,使其在四个输出间不断循环,而计数器的时钟脉冲则可通过每个芯片的进位端经过一个四输入或门输出来控制。
其电路图如图4。
图4用译码器实现的循环电路
电路中74LS393是4位二进制计数器(异步清零),将QC与CLR相连,实现四进制计数的功能,其输出由00→01→10→11→00循环输出。
经过74HC139二线——四线译码器输出1110→1101→1011→0111→1110循环输出,通过发光二级管可观察输出结果,进而可达到控制数列循环控制的目的。
这个部分主要用到的是74HC393计数器和74HC139译码管,它们的功能表和引脚图分别如下表2表3和图5图6所示。
74LS393功能说明:
为双4为二进制计数器,异步清零,高电平有效。
时钟输入端INA下降沿有效,QA、QB、QC、QD为输出端。
表274HC393的功能表
功能
INA
CPA
QD
QC
QB
QA
清零
↓
计数
▪▪▪▪▪▪▪▪▪▪
图574LS393引脚图
74HC139功能说明:
M74HC139/74HC139用于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。
将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。
HC139含有两个单独的2线—4线译码器,当赋能输入端G1为高电平时,按二进制控制输入码从4个输出端中译出一个低电平输出。
在解调器应用中,低电平有效的赋能输入端用作数据线。
表374HC139的功能表
G1
B
A
Y3
Y2
Y1
Y0
图674HC139引脚图
方案一和方案二比较:
这两种方案都可以实现数列的循环,第一种方案需要拨动开关,而第二种就不需要可以自动依次产生数列。
另外第一种使其依次产生序列,实现数列循环控制还需要一个脉冲控制,而在设计总体的电路的时候四个计数器也需要有脉冲信号的触发,这样的话就要多设计一个方波脉冲的产生电路,另外还要与计数器的脉冲信号匹配,但是74LS194的移位是要一个计数器的全部数列产生完后才需要下一个脉冲,实现移位,达到控制循环的目的。
这样不是很好与计数器的脉冲频率相匹配。
但是第二个方案就很好的解决了这个问题,这个方案的数列循环部分就是依靠芯片74LS393和74HC139也就是一个计数器还有一个译码器来实现的。
74LS393的脉冲信号是由计数器的进位端来控制的,这样就很好解决了方案一的问题,只有当一个计数器的全部数列输出完了之后才会有脉冲信号过来触发74HC393让它进入下一个状态,故不用方案一。
2.2数列显示部分
这个部分选用由74LS160D芯片构成,结构简单,原理易懂且易于实现,所以选用该方案,如图7以自然数序列为例:
图7数列显示电路设计方案
74LS160功能说明:
74LS160是可预置的十进制同步计数器。
由四个D触发器和若干个门电路构成,内部有超前进位,具有计数、置数、禁止、直接(异步)清零等功能。
对所有触发器同时加上时钟,使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。
这种工作方式消除了非同步(脉冲时钟)计数器常有的输出计数尖峰。
缓冲时钟输入将在时钟输入下降沿触发四个触发器。
这种计数器是可编程的,即输出可预置到任何电平。
当预置是同步时,在置数输入上建立一低电平,禁止计数,并在下一个时钟之后不管使能输入是何电平,输出都与建立数据一致。
清除是异步的(直接清零),不管时钟输入、置数输入、使能输入为何电平,清除输入端的低电平把所有四个触发器的输出端直接置为低电平。
超前进位电路无须另加门电路,即可级联出n位同步应用的计数器。
它借助于两个计数使能输入和一个动态进位输出来实现的。
两个计数使能端(ENP和ENT)计数时必须是高电平。
电路有全独立的时钟电路。
改变工作模式的控制输入(使能ENP、ENT或清零)纵使发生变化,直到时钟发生为止,都没有什么影响。
计数器的功能(不管使能、计数或置数)完全由稳态建立时间和保持时间所要求的条件来决定。
74LS160D功能表以及引脚图如下表4和图8所示。
表474LS160功能表
ENP
ENT
C
D
RCO
﹡1
Count
计数
QA0
QB0
QC0
QD0
74LS42功能说明:
二—十进制译码器也称BCD译码器,它的功能是将输入的一位BCD码(四位二元符号)译成10个高、低电平输出信号,因此也叫4—10译码器。
其引脚图及功能表如下。
图974LS42实物图图1074LS42引脚图
表574LS42功能真值表
序号
A3
A2
A1
A0
2
3
4
5
6
7
8
9
伪码
2.3确立方案
在数列循环的部分我采用的是用一个四进制计数器和一个译码器来实现的,这样避免了脉冲的混乱。
在数列显示部分用的是芯片74LS160计数器的计数功能实现的。
在脉冲信号产生的环节则就是采用555定时器构成的多谐振荡器。
在译码显示部分采用数码管与发光二级管来实现。
3单元电路的设计及其原理
3.1数列循环电路的设计
在这个部分主要是应用了一个四进制的计数器和一个译码器,这个部分的作用是为了使自然序列,奇数序列,偶数序列,音乐序列的循环显示。
其中四个74LS160计数器的进位端经过四输入或门与74LS393的INA相接,这样就可以通过进位端状态由“0”变为“1”的瞬间马上回到“0”得时候给它一个脉冲触发,使74LS393实现8421BCD码十进制计数的功能。
然后再让74LS393的输出端QA,QB分别与译码器74HC139两输入端A、B相接,这样可以用译码器来控制计数器的动作状态,它可以决定由哪个74LS160计数器来工作。
当QA,QB为“0”,“0”时,这时译码器的输出端就只有Y0为0,接一个反相器然后再接产生自然序列的计数器的清零端;
这样就可以实现只有自然序列输出的功能,同理当QA,QB为“0”,“1”时,这是译码器的输出端就只有Y1为0,接一个反相器然后再接产生奇数序列的计数器的清零端,这样就可以实现只有奇数序列输出的功能;
当QA,QB为“1”,“0”时,这是译码器的输出端就只有Y2为0,接一个反相器然后再接产生偶数序列的计数器的清零端,这样就可以实现只有偶数序列输出的功能;
当QA,QB为“1”,“1”时,这是译码器的输出端就只有Y3为0,接一个反相器然后再接产生音乐序列的计数器的清零端,这样就可以实现只有音乐序列输出的功能。
其产生序列的功能就是这样实现的。
其电路如图。
图11数列循环电路图
3.2序列显示电路的设计
3.2.1十进制自然序列的显示电路
由于74LS160本身就是一个十进制计数的芯片,因此对于这个部分就只需按照其功能表来接电路就可以实现十进制自然序列输出了。
在脉冲信号的触发下,计数器的输出端的状态依次为0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→0000,循环输出,然后再将计数器的输出端和数码管的输入端口相接就可以在数码管上面看到依次显示从0到9循环输出显示。
同时将74LS160的四位输出与74LS42四线——十线译码器相连,通过发光二级管显示其输出,也将74LS160输出的四位BCD码转化为十进制数用二极管的发光与否来显示出来。
即数码管的显示数字与不发光的二极管刚好对应。
其序列显示电路图如图12。
图12自然序列实现电路图
3.2.2奇数序列显示电路
将奇数1,3,5,7,9用8421BCD码分别表示为:
“0001”,“0011”,“0101”,“0111”,“1001”,可以发现最后一位都为1,因此可以在上述十进制自然序列的基础上将数码管及74LS42的最低位接高电平就可以实现奇数序列了。
虽然在每个脉冲触发的作用下,芯片实现的仍然是十进制,但是由于数码管及74LS42最低位接高电平,在数码管及发光二极管显示的则是奇数列,但是显示的时间间隔是正常自然序列的2倍,为了实现相邻显示时间间隔相等,我们可以利用二分频电路解决上述问题。
其序列显示电路图如图13。
图13奇数序列实现电路图
3.2.3偶数序列显示电路
将偶数0,2,4,6,8用8421BCD码分别表示为“0000”,“0010”,“0100”,“0110”,“1000”,可以发现最后一位都为0,因此可以在上述十进制自然序列的基础上将数码管及74LS42的最低位接低电平就可以实现偶数序列了。
虽然在每个脉冲触发的作用下,芯片实现的仍然是十进制,但是由于数码管及74LS42最低位接低电平,在数码管及发光二级管显示的则是偶数列,但是显示的时间间隔是正常自然序列的2倍,为了实现相邻显示时间间隔相等,我们可以利用二分频电路解决上述问题。
其序列显示电路图如图14。
图14偶数序列实现电路图
3.2.4音乐序列显示电路
音乐序列的特点是从0显示到7后又再变为0,这里可以将数码管及74LS42译码器的最高位固定接低电平就可以实现了。
因为74LS160的输出端只有三个与数码管相接,当74LS160的输出为“1000”和“1001”时,这时由于数码管最高位是固定接低电平的,也就是数码管的输入端仍是“0000”,“0001”。
这样数码管的显示就又变成0和1了。
其序列显示电路图如图15。
图15音乐序列实现电路图
3.3脉冲信号的产生电路
经过筛选,我选择了555所构成的多谐振荡电路,如下图16所示:
图16555组成的多谐振荡电路
从电路中我可以求出电路所产生的方波的频率为:
而我们要根据输出频率的周期的大小在0.5~2s之间可以连续地变化。
那么555多谐振荡电路所产生的频率大小应该在0.5~2HZ之间变化。
才可以使输出的数屏显示间隔满足条件。
因而我可以求得在电容C=4.7uf的情况下,
R1+2×
﹙R2+R4﹚=608.5ΚΩ
R1+2×
R4=152.1ΚΩ
ΚΩ故R2取200ΚΩ电位器
所以R1=100ΚΩR4=50ΚΩ
可以根据频率范求得R2可以在200ΚΩ的范围内改变,这样就可以改变输出方波的频率了。
555定时器功能说明:
555定时器是一种模拟和数字功能相结合的中规模集成器件。
一般用双极性工艺制作的称为555,用CMOS工艺制作的称为7555,除单定时器外,还有对应的双定时器556/7556。
555定时器的电源电压范围宽,可在4.5V~16V工作,7555可在3~18V工作,输出驱动电流约为200mA,因而其输出可与TTL、CMOS或者模拟电路电平兼容。
555定时器成本低,性能可靠,只需要外接几个电阻、电容,就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
它内部包括两个电压比较器,三个等值串联电阻,一个RS触发器,一个放电管T及功率输出级。
它提供两个基准电压VCC/3和2VCC/3,555定时器的功能主要由两个比较器决定。
它的各个引脚功能如下:
1脚:
外接电源负端VSS或接地,一般情况下接地。
8脚:
外接电源VCC,双极型时基电路VCC的范围是4.5V~16V,CMOS型时基电路VCC的范围为3~18V。
一般用5V。
3脚:
输出端Vo
2脚:
低触发端
6脚:
TH高触发端
4脚:
是直接清零端。
当此端接低电平,则时基电路不工作,此时不论TR、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。
5脚:
V
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 彩灯 循环