麦山版数字逻辑与数字系统实验指导书.docx
- 文档编号:23047454
- 上传时间:2023-04-30
- 格式:DOCX
- 页数:14
- 大小:121.46KB
麦山版数字逻辑与数字系统实验指导书.docx
《麦山版数字逻辑与数字系统实验指导书.docx》由会员分享,可在线阅读,更多相关《麦山版数字逻辑与数字系统实验指导书.docx(14页珍藏版)》请在冰豆网上搜索。
麦山版数字逻辑与数字系统实验指导书
《数字逻辑与数字系统》
实验指导书
麦山郑建霞王明安
计算机科学系硬件教研室
二○一○年三月
实验一基本逻辑门实验
一、实验目的
1.掌握TTL与非门、或非门和异或门输入与输出之间的逻辑关系。
2.熟悉TTL中、小规模数字集成电路的外型、管脚和使用方法。
3.掌握“TDS-4数字系统综合实验平台”和常规实验仪器的使用方法。
二、实验器件和设备
1.四2输入与非门74LS001片
2.四2输入或非门74LS281片
3.四2输入异或门74LS861片
4.TDS-4数字系统综合实验平台1台
5.万用表1个
6.逻辑笔1个
三、实验内容
1.测试四2输人与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2.测试四2输入或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3.测试四2输入异或门74LS86一个异或门的输入和输出之间的逻辑关系。
四、实验提示
1.将被测器件插入实验台上的14芯插座中。
2.将器件的引脚7与实验台的“地(GND)”连接,将器件的引脚14与实验台的+5V连接。
3.用实验台的电平开关输出作为被测器件的输入,拨动开关,则改变器件的输入电平。
4.将被测器件的输出引脚与实验台上的电平指示灯连接,指示灯亮表示输出电平为1,指示灯灭表示输出电平为0。
5.用万用表的电压档测量被测器件的输入引脚和输出引脚的电压值。
五、实验报告要求
1.画出三个实验的原理图和接线图。
2.用分别用电压值表和真值表表示出实验结果。
实验二数据选择器和译码器
一、实验目的
1.掌握数据选择器的逻辑功能和使用方法。
2.掌握译码器的逻辑功能和使用方法。
二、实验所用器件和设备
1.双4选1数据选择器74LSl531片
2.双2:
4线译码器74LSl391片
3.TDS-2数字电路实验系统1台
4.万用表或逻辑笔1个
5.示波器1台
三、实验内容
1.测试74LSl53中一个4选1数据选择器的逻辑功能。
4个数据输入引脚CO-C3分别接实验台上的10MHz、1MHz、500kHz、100kHz脉冲源,变化数据选择引脚A、B的电平和使能引脚G的电平,产生8种不同的组合,观测每种组数据选择器的输出波形。
2.测试74LSl39中一个2-4译码器的逻辑功能。
4个译码输出引脚YO~Y3接电平指示灯,改变引脚G、B、A的电平,产生8种组合,并记录指示灯的显示状态。
四、实验报告要求
1.画出实验接线图。
2.根据实验结果写出74I_5139和74LSl53的真值表。
3.分析74LS139和74LSl53中引脚G的功能。
实验三全加器构成及测试
一、实验目的
1.了解全加器的实现方法,掌握全加器的功能。
二、实验所用器件和设备
1.四2输入与非门74LS001片
2.四2输入异或门74LS861片
3.TDS-2数字电路实验系统1台
三、实验内容
1.用1片74S00和1片74LS86组成如图1所示的逻辑电路。
图1全加器
2.将A、B、CI接电平开关输出,F、CO接电平指示灯。
3.拨动电平开关,产生A、B、CI的8种组合,观测并记录F和CO的值。
五、实验报告要求
1.写出F和CO的逻辑表达式。
2.用真值表表达逻辑图1。
实验四触发器
一、实验目的
1.掌握RS触发器、D触发器、JK触发器的工作原理和使用方法。
二、实验所用器件和设备
1.四2输人正与非门74LS001片
2.双D触发器74LS741片
3.双JK触发器74LS731片
4.TDS-2数字电路实验系统1台
5.双踪示波器1台
三、实验内容
1.用74LS00构成一个RS锁存器。
、
端接电平开关输出,Q、
端接电平指示灯。
改变
、
的电平,观测并记录Q、
的值。
2.测试双D触发器74LS74中一个触发器的功能。
(1)将CLR(复位)、PR(置位)引脚接实验台电平开关输出,Q、
引脚接电平指示灯。
改变CLR、PR的电平,观察并记录Q、
的值。
(2)在
(1)的基础上,置CLR、PR引脚为高电平,D(数据)引脚接电平开关输出,CLK(时钟)引脚接单脉冲。
在D分别为高电平和低电平的情况,按单脉冲按钮,观察Q、
的值,并记录。
(3)在
(1)的基础上,将D引脚接1MHz脉冲源,CLK引脚接1OMHz脉冲源。
用双踪示波器同时观测D端和CP端,记录波形;同时观测D端、Q端,记录波形,分析原因。
3.制定对双JK触发器74LS73一个JK触发器的测试方案,并进行测试。
四、实验提示
1.74LS73引脚11是GND,引脚4是VCC。
2.D触发器74LS74是上升沿触发,JK触发器74LS73是下降沿触发。
五、实验报告要求
1.画出实验内容1的原理图,写出其真值表;
2.写出实验内容2、3各步的现象,按如下形式写出实验内容2的真值表。
表1真值表
输入
输出
PRCLRCLKD
Q、
实验五计数器
一、实验目的
1.掌握计数器74LSl62的功能和级连方法。
2.掌握任意模计数器的构成方法。
4.熟悉数码管的使用。
二、实验说明
计数器器件是应用较广的器件之一。
它有很多型号,各自完成不同的功能,供使用中根据不同的需要选用。
本实验选用十进制BCD同步计数器74LSl62作为实验用器件,其引脚图见附录A。
Clock是时钟输入端,上升沿触发计数触发器翻转。
允许端P和T均为高电平时允许计数,允许端T为低电平时禁止进位Carry产生。
同步预置端load加低电平时,在下一个时钟的上升沿将计数器置为预置数据端的值。
清除端Clear为同步清除,低电平有效,在下一个时钟的上升沿将计数器复位为0。
在计数值等于9时,进位位Carry为高,脉宽是1个时钟周期,可用于级联。
三、实验所用器件和设备
1.同步4位BCD计数器74LS1622片
2.二输入四与非门74LS001片
3.示波器1台
4.TDS-2数字电路实验系统1台
四、实验内容
1.用1片74LSl62和1片74LS00采用复位法构一个模7计数器。
用单脉冲做计数时钟,观测计数状态,并记录。
用连续脉冲做计数时钟,观测并记录QD、QC、QB、QA的波形。
2.用1片74LSl62和1片74LS00采用置位法构一个模7计数器。
用单脉冲做计数时钟,观测计数状态,并记录。
用连续脉冲做计数时钟,观测并记录QD、QC、QB、QA的波形。
3.用2片74LSl62和1片74LS00构成一个模60计数器。
2片74LSl62和QD、QC、QB、QA分别接两个数码管的D、B、C、A。
用单脉冲做计数时钟,观测数码管数字的变化,检验设计和接线是否正确。
五、实验报告要求
1.画出复位法构成的模7计数器的电路图,写出单脉冲做计数脉冲时,QD、QC、QB、QA的状态转移表。
画出连续计数脉冲下QD、QC、QB、QA波形图。
2.画出置位法构成的模7计数器的电路图,写出单脉冲做计数脉冲时,QD、QC、QB、QA的状态转移表。
画出连续计数脉冲下QD、QC、QB、QA波形图。
3.画出模60计数器电路图
实验六通用逻辑阵列(GAL)
一、实验目的
1.以GAL16V8为例,了解GAL的工作原理、特点、引脚和使用方法。
2.初步掌握使用ABEL语言编程方法,使用ABEL语言编程实现较复杂的逻辑功能。
二、实验所用器件和设备
1.GALl6V81片
2.GAL编程器1套
3.示波器1台
4.TDS-2数字电路实验系统1台
三、实验内容
1.用ABEL编程语言设计一个4位格雷码计数器。
格雷码的编码规则规定,任何相邻的代码只有1个二进制位状态不同,其余3位二进制位必须状态相同。
用4个二进制位的格雷码表示十进制数的十个状态的方案很多,表2给出两组最常用的编码值,本实验只要求实现一种格雷码方案,从上面两个方案中任选其一。
表2格雷码
十进制数
格雷码
(1)
格雷码
(2)
0
0000
0000
1
0001
0100
2
0011
0110
3
0010
0010
4
0110
1010
5
1110
1011
6
1010
0011
7
1000
0001
8
1100
1001
9
0100
1000
2.设计格雷码计数器的逻辑电路,用FM软件实现。
首先用文本编辑生成一个扩展名为PLD的设计文件,该设计文件应符合FM规定的语法。
然后用FM软件编译,生成JEDEC类型的文件。
3.将JEDEC文件通过GAL编程器写入GALl6V8。
5.将GALl6V8插入TDS实验台上的20芯插座,接好电源和地。
使用单脉冲做计数时钟。
格雷码计数器的4个输出接电平指示灯。
观察并记录单脉冲多次作用下,格雷码输出的状态变化。
四、实验报告要求
1.画出格雷码计数器的逻辑电路图。
2.写出实现格雷码计数器的ABEL程序。
3.根据自己的设计,简述使用可编程逻辑器件GAL实现数字逻辑功能有哪些特点。
附录A常用实验器件引脚图
1、四2输入正与非门74LS00
2、六反向器74LS04
3、四2输入正或非门74LS28
4、四2输入异或门74LS86
5、双J-K触发器(带清除端)74LS73A
J-K触发器真值表
输入
输出
CLR
CLK
J
K
Q
L
X
X
X
L
H
H
↓
L
L
Q0
H
↓
L
H
L
H
H
↓
H
H
反
转
H
H
X
X
Q0
6、双D正边沿触发器(带预置和清除端)74LS74
D触发器真值表
输入
输出
PR
CLR
CLK
D
Q
L
H
X
X
H
L
H
L
X
X
L
H
L
L
X
X
H
H
H
H
↑
H
H
L
H
H
↑
L
L
H
H
H
L
X
Q0
7、三态输出的四总线缓冲器74LS125
8、双2:
4线译码器/分配器74LS139
真值表
输入
输出
允许
G
选择
BA
Y0Y1Y2Y3
H
XX
HHHH
L
LL
LHHH
L
LH
HLHH
L
HL
HHLH
L
HH
HHHL
9、GAL16V8
10、双4:
1线数据选择器/多路开关74LS153
真值表
选通
G
选择输入
BA
数据输入
C0C1C2C3
输出
Y
H
XX
XXXX
L
L
LL
LXXX
L
L
LL
HXXX
H
L
LH
XLXX
L
L
LH
XHXX
H
L
HL
XXLX
L
L
HL
XXHX
H
L
HH
XXXL
L
L
HH
XXXH
H
11、同步十进制计数器74LS162
⑴Clock为计数时钟,上升沿计数。
⑵Clear为同步清除,低电平有效。
⑶Load为同步预置,低电平有效。
⑷D、C、B、A为数据预置端,D为最高位。
⑸QD、QC、QB、QA为计数输出,QD为最高位。
⑹Carry为进位输出,高电平有效,其宽度与QA相等。
⑺EnableT和EnableP为高时,允许计数,
EnableT为低时,禁止Carry输出。
12、四2输入正与非门74LS20
Y
A
B
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 麦山版 数字 逻辑 系统 实验 指导书