cmos实验报告.docx
- 文档编号:24003945
- 上传时间:2023-05-23
- 格式:DOCX
- 页数:23
- 大小:2.43MB
cmos实验报告.docx
《cmos实验报告.docx》由会员分享,可在线阅读,更多相关《cmos实验报告.docx(23页珍藏版)》请在冰豆网上搜索。
cmos实验报告
模拟集成电路设计实验报告
学院:
班级:
学号:
姓名:
班内序号:
实验一:
共源级放大器性能分析
一、实验目的
1、掌握synopsys软件启动和电路原理图(schematic)设计输入方法;
2、掌握使用synopsys电路仿真软件custom designer对原理图进行电路特性仿真;
3、输入共源级放大器电路并对其进行DC、AC分析,绘制曲线;
4、深入理解共源级放大器的工作原理以及mos管参数的改变对放大器性能的影响
二、实验要求
1、启动synopsys,建立库及Cellview文件。
2、输入共源级放大器电路图。
3、设置仿真环境。
4、仿真并查看仿真结果,绘制曲线。
三、实验结果
1、电路图
2、幅度和相位曲线
3、部分参数
四、实验结果分析
器件参数:
NMOS管的宽长比为10,栅源之间所接电容1pF,Rd=10K。
实验结果:
由仿真结果有:
gm=173u,Rd=10k,所以增益Av=173*10/1000=1.73=4.76dB
实验二:
差分放大器设计
一、实验目的
1.掌握差分放大器的设计方法;
2.掌握差分放大器的调试与性能指标的测试方法。
二、实验要求
1.确定放大电路;
2.确定静态工作点Q;
3.确定电路其他参数。
4.电压放大倍数大于20dB,尽量增大GBW,设计差分放大器;
5.对所设计电路调试;
6.对电路性能指标进行测试仿真,并对测量结果进行验算和误差分析。
三、实验原理
平衡态下的小信号差动电压增益AV为:
四、实验结果
RW/L
20
25
30
35
40
10K
18(1.28G)
18.6(769M)
19(646M)
19.3(711M)
19.5(640M)
20K
23.7(624M)
24.2(502M)
24.6(415M)
24.9(354M)
25.1(314M)
30K
26.5
26.9
27.2
27.5
27.7
改变W/L和栅极电阻,可以看到,R一定时,随着W/L增加,增益增加,W/L一定时,随着R的增加,增益也增加。
但从仿真特性曲线我们可以知道,这会限制带宽的特性,W/L增大时,带宽会下降。
为保证带宽, 选取W/L=25,R=20K的情况下的数值,保证了带宽约为500MHZ,可以符合系统的功能特性,实验结果见下图。
1.电路图
2.幅频特性曲线
该图增益为26.9Db,采用W/L为25,R取30k,带宽约为300M
五、思考题
根据计算公式,为什么不能直接增大R实现放大倍数的增大?
答:
若直接增加Rd,则Vd会增加,增加过程中会限制最大电压摆幅;如果VDD—Vd=Vin—VTH,那MOS管处于线性区的边缘,此时仅允许非常小的输出电压摆幅。
即电路不工作。
此外,RD增大还会导致输出结点的时间常数更大。
实验三:
电流源负载差分放大器设计
一、实验目的
1.掌握电流源负载差分放大器的设计方法;
2.掌握差分放大器的调试与性能指标的测试方法。
二、实验要求
1.设计差分放大器,电压放大倍数大于30dB;
2.对所涉及的电路进行设计、调试;
3.对电路性能指标进行测试仿真,并对测量结果进行验算和误差分析。
三、实验原理
电流镜负载的差分对
传统运算放大器的输入级一般都采用电流镜负载的差分对。
如上图所示。
NMOS器件M1和M2作为差分对管,P沟道器件M4,M5组成电流源负载。
电流0I 提供差分放大器的工作电流。
如果M4和M5相匹配,那么M1电流的大小就决定了M4电流的大小。
这个电流将镜像到M5。
如果VGS1=VGS2,则Ml和M2的电流相同。
这样由M5通过M2的电流将等于是IOUT为零时M2所需要的电流。
如果VGS1>VGS2,由于I0=ID1+ID2,ID1相对ID2要增加。
ID1的增加意味着ID4和ID5也增大。
但是,当VGS1变的比VGS2大时,ID2应小。
因此要使电路平衡,IOUT必须为正。
输出电流IOUT等于差分对管的差值,其最大值为I0。
这样就使差分放大器的差分输出信号转换成单端输出信号。
反之如果VGS1 假设M1和M2差分对总工作在饱和状态,则可推导出其大信号特性。 描述大信号性能的相应关系如下: 式(7-1)中,VID表示差分输入电压。 上面假设了M1 和M2 相匹配。 将式(7-1)代入(7-2)中得到一个二次方程,可得出解。 上图是归一化的M1 的漏电流与归一化差分输入电压的关系曲线,也即是CMOS差分放大器的大信号转移特性曲线。 该放大器的小信号特性参数等效跨导 从图2可以看出,在平衡条件下,M2和M5的输出电阻分别为: 于是该放大器的电压增益为: 四、实验结果 W/L(P)W/L(N) 50 60 70 80 60 29.6 30.09 30.51 30.89 70 29.8 30.32 30.82 31.25 80 29.8(328M) 30.38(261M) 30.91(347M) 31.38(351M) 选择nmos(w/L)=80,pmos(w/L)=70数据作为结果: 由结果曲线可知,此放大器的使用频率范围需要严格控制,当f增大到一定值时,增益下降速率很快。 1.电路图 2.幅频特性曲线 增益为-8.62-(-40)=31.38dB 五、实验分析 本次实验是在实验二的基础上进行修改调试的,电压增益为33.3dB,电压的理论增益公式为 : 电源电压的设计需要合适的范围,既不能太小,也不能太大。 过小会使得场效应管不能进入到饱和区,过大会使得此放大器的输出摆幅过小,我们的电路设计中选择电源电压为3V,可以满足实验要求。 实验五: 共源共栅电流镜设计 一、实验目的 熟悉软件的使用,了解Cadence软件的设计过程。 掌握电流镜的相关知识和技术,设计集成电路实现所给 要求。 二、实验要求 低输出电压高输出电阻的电流镜设计 包括基本共源共栅电流镜设计和低压共源共栅电流镜设计 1. 电流比1: 1 2. 输出电压最小值0.5v 3. 输出电流变化范围5-100uA 三、实验内容 其中: 每个MOSFET的衬底都接地,(W/L)1=(W/L)2; (W/L)3=(W/L)4. 通过大信号直流工作点分析和小信号等效电路分析(对不起,这部分分析是电路设计的基础,希望大家看相关的资料,这里就不详细展开了。 ),可以知道该电路的特点如下: 1.小信号输入电阻低(~1/gm1) 2.输入端工作电压低 3.小信号输出电阻高 4.输出端最小工作电压低 1、设计变量初始估算 确定(W/L)1、(W/L)2 为了计算设计变量,我们有必要了解电路MOSFET的工作状态,为了使输出端最小工作电压小于0.5V, 令: MN3管工作于临界饱和区(即: VOUTMIN=VG3-VT3=0.5V),而MN1、MN2管随着输入电流Iin从5UA变到100UA的过程中先工作在过饱和区最终工作在临界饱和区,同时令: 当MN1、MN2工作在临界饱和区时VDS1=VDS2=VOUTMIN/2=0.5V。 为了使MN1、MN2工作在饱和区,则必须: (以MN2为例计算) 为了后面HSPICE仿真时能够深刻地体会到调整W/L的必要性,这里取: (W/L)1=(W/L)2=27。 确定(W/L)3、(W/L)4 从MN3管3GSV的角度来考虑问题,当Iin=100UA时,为了使MN2管工作在临界饱和区,3GSV的电压降不可以过大,即: 为了后面HSPICE仿真时能够深刻地体会到调整W/L的必要性,这里就取: (W/L)3=(W/L)4=27。 确定(W/L)B 为了节省面积,和设计的方便,取(W/L)B=1 确定IB 在确定IB前要先计算3TV,根据衬偏效应可以得到: 因为MN3工作在临界饱和区,所以 VG3=VD3+VT3 又MNB管工作于MOS二极管状态: 确定沟道长度L 取L=3μM 验证直流工作点 1. MNB: 二极管连接确保它工作于饱和区。 2. MN3: 工作于临界饱和工作区。 3. MN1、MN2: 当IIN=100uA=,它们工作于临界饱和区;当IIN减小时,VGS1、2减小且VDS1、2增大,使它们工作在过饱和区。 4. MN4: 要使MN4管工作于饱和区,则: 而VT1=0.6431V,VOUTMIN=0.5V,显然上式成立。 即MN4工作于饱和区。 16 四、实验结果 1.原理图 3.实验结果(参数验证) 实验六: 两级运算放大器设计 一、实验目的 熟悉软件的使用,了解synopsys软件的设计过程。 掌握电流镜的相关知识和技术,设计集成电路实现所给要求。 二、实验要求 单级放大器输出对管产生的小信号电流直接流过输出电阻,因此单级电路的增益被抑制在输出对管的跨导与输出阻抗的乘积。 在单级放大器中,增益是与输出摆幅相矛盾的。 要想得到大的增益我们可以采用共源共栅结果来极大的提高出阻抗的值,但是共源共栅中堆叠的MOS管不可避免的减少了输入电压的范围。 因为多一层管子至少增加一个对管子的过驱动电压。 这样在共源共栅结构的增益与输出电压矛盾。 为了缓解这种矛盾引入两级运放,在两级运放中将这两个点在不同级实现。 如本设计中的两级运放,大的增益靠第一级与第二级级联而组成,而大的输出电压范围靠第二级的共源放大器来获得。 设计一个COMS两级放大电路,满足以下指标: AV=5000V/V(74dB) VDD=2.5V VSS=-2.5V GB=5MHz CL=5pf SR>10V/us 相位裕度=60度 VOUT范围=[-2,2]V ICMR=-1~2V Pdiss<=2mW 三、实验内容 确定电路的拓扑结构: 图中有多个电流镜结构,M5,M8组成电流镜,流过M1的电流与流过M2电流ID1,2=ID3,4=1/2*ID5,同时M3,M4组成电流镜结构,如果M3和M4管对称,那么相同的结构使得在x,y两点的电压在Vin的共模输入范围内不随着Vin的变化而变化,为第二极放大器提供了恒定的电压和电流。 图1所示,Cc为引入的米勒补偿电容。 利用表1、表2的参数 COX=εox/tox K’=μ0Cox 计算得到 KN’=110μA/V2 KP’=62μA/V2 第一级差分放大器的电压增益为: 第二极共源放大器的电压增益为: 第二极共源放大器的电压增益为: 所以二级放大器的总的电压增益为 相位裕量有 要求60°的相位裕量,假设RHP零点高于10GB以上 因此由补偿电容最小值2.2pF,为了获得足够的相位裕量我们可以选定Cc=3pF 考虑共模输入范围: 在最大输入情况下,考虑M1处在饱和区,有 在最小输入情况下,考虑M5处在饱和区,有 而电路的一些基本指标有 正的CMR 负的CMR 用负ICMR公式计算VDsat5由式(12)我们可以得到下式 如果VDS5值小于100mv,可能要求相当大的(W/L)5,如果VDsat5小于0,则ICMR的设计要求则可能太过苛刻,因此,我们可以减小I5或者增大(W/L)5来解决这个问题,我们为了留一定的余度我们VIC(min)等于-1.1V为下限值进行计算 则可以得到的VDsat5进而推出 四、实验原理 电路结构: 最基本的 COMS 二级密勒补偿运算跨导放大器的结构如图所示。 主要包括四部分: 第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。 五、实验结果 1.电路布局布线 4.幅频特性曲线 由图可以看出增益为34.4+40=74.4Db,符合要求。 六、思考题 分析此类电流镜优点,并说明原因。 答: 1.获得了较高的精度: 在本电路中,由于电路结构特点,下方两nmos管(图中1,2)的漏端注入电压相等,由此,Iout是Iin的精确复制,即使上方两mos管(图中0,3)的输入电压发生变化,对M1,M2而言,变化量近似相等,因此IoutIin即通过共源共栅级屏蔽了输出电压变化的影响。 2.以降低输出摆幅为代价,提高了输出电阻: 各管子均处于饱和或临界饱和的状态。 七、实验分析 在本次设计中采用了密勒补偿,但在包含密勒补偿的电路中会产生一个离原 点很近的零点,位于 这是由于Cc+CGD6形成从输入到输出的回路。 这个零点大大降低了电路的稳定性。 本次设计中我们增加一个与补偿电容串联的电阻,从而改善零点的频率,引入的电阻为RZ,零点的频率可表示为 ,将此零点移到左半平面来消除第一非主极点,满足的条件为 选定合适的CL与CC,在程序中读出gm6的值,就可以计算出RZ的值。 但是电阻过大会带来更大的热噪声,还会使时间常数更大,而电路的GB随CC的增大而减小,这里就涉及到电阻RZ电容CC 和gm6的折衷。 经过反复尝试,我们找到了一组比较合适的数据,其中CC=3p ,RZ=60k,GB和电路的稳定性均比较好的达到了实验要求。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- cmos 实验 报告