第5章 存储器系统汇总.docx
- 文档编号:2470753
- 上传时间:2022-10-29
- 格式:DOCX
- 页数:14
- 大小:19.50KB
第5章 存储器系统汇总.docx
《第5章 存储器系统汇总.docx》由会员分享,可在线阅读,更多相关《第5章 存储器系统汇总.docx(14页珍藏版)》请在冰豆网上搜索。
第5章存储器系统汇总
第5章存储器系统
主要内容:
存储器系统的概念
半导体存储器的分类及其特点
半导体存储芯片的外部特性及其与系统的连接
存储器接口设计(存储器扩展技术)
高速缓存
§5.1概述
主要内容:
存储器系统及其主要技术指标
半导体存储器的分类及特点
两类半导体存储器的主要区别
一、存储器系统
1.存储器系统的一般概念
将两个或两个以上速度、容量和价格各不相同
的存储器用硬件、软件或软硬件相结合的方法
连接起来
系统的存储速度接近最快的存储器,容量接近
最大的存储器。
构成存储系统。
2.两种存储系统
在一般计算机中主要有两种存储系统:
主存储器
Cache存储系统
高速缓冲存储器
主存储器
虚拟存储系统
磁盘存储器
Cache存储系统
对程序员是透明的
目标:
提高存储速度
Cache
主存储器
虚拟存储系统
对应用程序员是透明的。
目标:
扩大存储容量
主存储器
磁盘存储器
3.主要性能指标
存储容量(S)(字节、千字节、兆字节等)
存取时间(T)(与系统命中率有关)
命中率(H)
T=H*T1+(1-H)*T2
单位容量价格(C)
访问效率(e)
4.微机中的存储器
通用寄存器组及
指令、数据缓冲栈片内存储部件
高速缓存
内存储部件
主存储器
联机外存储器
外存储部件
脱机外存储器
二、半导体存储器
1.半导体存储器
半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。
能存放一位二进制数的半导体器件称为一个存储元。
若干存储元构成一个存储单元。
2.半导体存储器的分类
随机存取存储器(RAM)
内存储器
只读存储器(ROM
随机存取存储器(RAM)
静态存储器(SRAM)
RAM
动态存储器(DRAM)
只读存储器(ROM)
掩模ROM
只读存储器一次性可写ROM
EPROM
EEPROM
3.主要技术指标
存储容量
存储单元个数×每单元的二进制数位数
存取时间
实现一次读/写所需要的时间
存取周期
连续启动两次独立的存储器操作所需间隔的最小时间
可靠性
功耗
§5.2随机存取存储器
掌握:
SRAM与DRAM的主要特点
几种常用存储器芯片及其与系统的连接
存储器扩展技术
一、静态存储器SRAM
1.SRAM的特点
存储元由双稳电路构成,存储信息稳定。
2.典型SRAM芯片
掌握:
主要引脚功能
工作时序
与系统的连接使用
典型SRAM芯片
SRAM6264:
容量:
8KX8b
外部引线图
6264芯片的主要引线
地址线:
A0------A12;
数据线:
D0------D7;
输出允许信号:
OE;
写允许信号:
WE;
选片信号:
CS1,CS2。
6264的工作过程
读操作
写操作
工作时序
3.8088总线信号
4.6264芯片与系统的连接
5.存储器编址
存储器地址
6264芯片的编址
存储器编址
6.译码电路
将输入的一组高位地址信号通过变换,生一个有效的输出信号,用于选中某一个存储器
芯片,从而确定了该存储器芯片在内存中的地址范围。
将输入的一组二进制编码变换为一个特定的输出信号。
译码方式
全地址译码
部分地址译码
全地址译码
用全部的高位地址信号作为译码信号,使
得存储器芯片的每一个单元都占据一个唯
一的内存地址。
全地址译码例
6264芯片全地址译码例
全地址译码例
若已知某SRAM6264芯片在内存中的地址为:
3E000H~3FFFFH
试画出将该芯片连接到系统的译码电路。
全地址译码例
设计步骤:
写出地址范围的二进制表示;
确定各高位地址状态;
设计译码器。
全地址译码例
部分地址译码
用部分高位地址信号(而不是全部)作为译码信号,使得被选中存储器芯片占有几组不
同的地址范围。
部分地址译码例
应用举例
将SRAM6264芯片与系统连接,使其地址范围为:
38000H~39FFFH。
使用74LS138译码器构成译码电路。
存储器芯片与系统连接例
由题知地址范围:
00111000………0
00111001………1
高位地址
应用举例
二、动态随机存储器DRAM
1.DRAM的特点
存储元主要由电容构成;
主要特点:
需要定时刷新。
2.典型DRAM芯片2164A
2164A:
64K×1bit
采用行地址和列地址来确定一个单元;
行列地址分时传送,共用一组地址信号线;
地址信号线的数量仅为同等容量SRAM芯片的一半。
主要引线
RAS:
行地址选通信号。
用于锁存行地址;
CAS:
列地址选通信号。
地址总线上先送上行地址,后送上列地址,它们分别在#RAS和#CAS有效期间被锁
存在锁存器中。
WE=0数据写入
WE:
写允许信号
WE=1数据读出
DIN:
数据输入
DOUT:
数据输出
工作原理
数据读出
数据写入
刷新
工作时序
刷新
将存放于每位中的信息读出再照原样写入原单元的过程---------刷新
刷新时序
3.2164A在系统中的连接
2164A在系统中的连接
DRAM2164A与系统连接的几点说明:
芯片上的每个单元中只存放1位二进制码,每字节数据分别存放在8片芯片中;
系统的每一次访存操作需同时访问8片2164A芯片,该8片芯片必须具有完
全相同的地址;
芯片的地址选择是按行、列分时传送,由系统的低8位送出行地址,高8位送
出列地址。
结论:
每8片2164A构成一个存储体(单独一片则无意义);
每个存储体内的所有芯片具有相同的地址(片内地址),应同时被选中,仅有数
据信号由各片分别引出。
三、存储器扩展技术
(内存储器设计)
1.存储器扩展
用多片存储芯片构成一个需要的内存空间;
各存储器芯片在整个内存中占据不同的地址范围;
任一时刻仅有一片(或一组)被选中。
存储器芯片的存储容量等于:
单元数×每单元的位数
扩展段元字节数字长扩展字
2.存储器扩展方法
位扩展扩展字长
字扩展扩展单元数
字位扩展既扩展字长也扩展单元数
位扩展
构成内存的存储器芯片的字长小于内存单元的字长时——需进行位扩展。
位扩展:
每单元字长的扩展。
位扩展例
用8片2164A芯片构成64KB存储器。
位扩展方法:
将每片的地址线、控制线并联,数据线分别引出。
位扩展特点:
存储器的单元数不变,位数增加。
字扩展
地址空间的扩展
芯片每个单元中的字长满足,但单元数不满足。
扩展原则:
每个芯片的地址线、数据线、控制线并联。
片选端分别引出,以使每个芯片有不同的地址范围。
字扩展示意图
字扩展例
用两片64K×8位的SRAM芯片构成容量128KB的存储器
两芯片的地址范围分别为:
20000H~2FFFFH
30000H~3FFFFH
字扩展例
字位扩展
设计过程:
根据内存容量及芯片容量确定所需存储芯片数;
进行位扩展以满足字长要求;
进行字扩展以满足容量要求。
若已有存储芯片的容量为L×K,要构成容量为M×N的存储器,需要的芯片数为:
(M/L)×(N/K)
字位扩展例
用32Kb芯片构成256KB的内存。
§5.3只读存储器(ROM)
EPROM(紫外线擦除)
EEPROM(电擦除)
一、EPROM
1.特点
可多次编程写入;
掉电后内容不丢失;
内容的擦除需用紫外线擦除器。
2.EPROM2764
8K×8bit芯片
地址信号:
A0——A12
数据信号:
D0——D7
输出信号:
OE
片选信号:
CE
编程脉冲输入:
PGM
其引脚与SRAM6264完全兼容.
2764的工作方式
数据读出标准编程方式
编程写入
擦除快速编程方式
编程写入:
每出现一个编程负脉冲就写入一个字节数据
二、EEPROM
1.特点
可在线编程写入;
掉电后内容不丢失;
电可擦除。
2.典型EEPROM芯片98C64A
8K×8bit芯片;
13根地址线(A0——A12);
8位数据线(D0——D7);
输出允许信号(OE);
写允许信号(WE);
选片信号(CE);
状态输出端(READY/BUSY)。
3.工作方式
数据读出
字节写入:
每一次BUSY正脉冲写入一个字节
编程写入
自动页写入:
每一次BUSY正脉冲写入一页(1~32字节)
字节擦除:
一次擦除一个字节
擦除
片擦除:
一次擦除整片
4.EEPROM的应用
可通过程序实现对芯片的读写;
仅当READY/BUSY=1时才能进行“写”操作
“写”操作的方法:
根据参数定时写入
通过判断READY/BUSY端的状态进行写入
仅当该端为高电平时才可写入下一个字节。
四、闪速EEPROM
特点:
通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。
工作方式
读单元内容
数据读出读内部状态寄存器内容
读芯片的厂家及器件标记
编程写入:
数据写入,写软件保护
字节擦除,块擦除,片擦除
擦除
擦除挂起
§5.4高速缓存(Cache)
了解:
Cache的基本概念;
基本工作原理;
命中率;
Cache的分级体系结构
Cache的基本概念
设置Cache的理由:
CPU与主存之间在执行速度上存在较大差异;
高速存储器芯片的价格较高;
设置Cache的条件:
程序的局部性原理
时间局部性:
最近的访问项可能在不久的将来再次被访问
空间局部性:
一个进程所访问的各项,其地址彼此很接近
Cache的工作原理
Cache的命中率
访问内存时,CPU首先访问Cache,找到则“命中”,否则为“不命中”。
命中率影响系统的平均存取速度。
Cache存储器系统的平均存取速度=Cache存取速度×命中率+RAM存取速度×不命中率
Cache与内存的空间比一般为:
1:
128
Cache的读写操作
贯穿读出式
读操作
旁路读出式
写穿式
写操作
回写式
贯穿读出式
CPU对主存的所有数据请求都首先送到Cache,在Cache中查找。
若命中,切断CPU对主存的请求,并将数据送出;
如果不命中,则将数据请求传给主存。
CPUCache主存
旁路读出式
CPU向Cache和主存同时发出数据请求。
命中,则Cache将数据回送给CPU,并同时中断CPU对主存的请求;
若不命中,则Cache不做任何动作,由CPU直接访问主存
Cache
CPU
主存
写穿式
从CPU发出的写信号送Cache的同时也写入主存。
Cache
CPU
主存
回写式(写更新)
数据一般只写到Cache,当Cache中的数据被再次更新时,将原更新的数据写入主存相
应单元,并接受新的数据。
写入
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第5章 存储器系统汇总 存储器 系统 汇总