IEEE754标准的32位低功耗浮点乘法器设计.docx
- 文档编号:2579143
- 上传时间:2022-11-02
- 格式:DOCX
- 页数:67
- 大小:2.65MB
IEEE754标准的32位低功耗浮点乘法器设计.docx
《IEEE754标准的32位低功耗浮点乘法器设计.docx》由会员分享,可在线阅读,更多相关《IEEE754标准的32位低功耗浮点乘法器设计.docx(67页珍藏版)》请在冰豆网上搜索。
西安邮电大学
毕业设计(论文)
题目:
32位低功耗浮点乘法器设计
学院:
电子工程学院
专业:
集成电路设计与集成设计
班级:
电路1303
学生姓名:
白进宝
学号:
05136073
导师姓名:
邢立冬
职称:
高级工程师
起止时间:
2017年3月6日至2017年6月11日
毕业设计(论文)声明书
本人所提交的毕业论文《32位低功耗浮点乘法器设计》是本人在指导教师指导下独立研究、写作的成果,论文中所引用他人的文献、数据、图件、资料均已明确标注;对本文的研究做出重要贡献的个人和集体,均已在文中以明确方式注明并表示感谢。
本人完全理解《西安邮电大学本科毕业设计(论文)管理办法》的各项规定并自愿遵守。
本人深知本声明书的法律责任,违规后果由本人承担。
论文作者签名:
日期:
年月日
西安邮电大学本科毕业设计(论文)选题审批表
申报人
邢立冬
职称
高级工程师
学院
电子工程学院
题目名称
32位低功耗浮点乘法器设计
题目来源
科研
教学
其它
√
题目类型
硬件设计
√
软件设计
论文
艺术作品
题目性质
实际应用
√
理论研究
题目简述
高性能的浮点运算单元不仅仅可以适用于复杂的数学计算、科学应用和工程设计,随着多媒体技术的蓬勃发展,浮点运算单元的应用范围越来越广泛,它已经走入了千家万户,用来解决复杂的数字图像处理,移动物体模型的建立,三维动画设计与演示等等。
浮点数的运算也是数字信号处理的最基本的运算,浮点数具备动态范围大的特点。
随着FPGA的出现以及EDA技术的成熟,采用FPGA实现数字信号处理的方法已经显示出巨大的潜力。
对学生知
识与能力
要求
1、要求学生有较好的数字集成电路设计的基本知识;2、要求学生掌握实际系统的设计流程和设计技能;3、要求学生能够比较顺利的阅读一些英文文献。
预期目标
1、熟练掌握Modelsim、Alteraquartus/XilinxISE等设计工具;2、对乘法器的实现算法进行比较研究,并实现32位浮点乘法器,工作速度>=50MHz;3、完成电路的设计验证并进行功耗分析。
时间进度
第1周,收集资料,完成开题报告;第2-4周,制定总体设计方案;第5-6周,制定各模块的详细设计方案;第7-9周,完成电路设计;第10-12周,完成电路的仿真验证;第13-14周,撰写毕业论文,准备答辩。
系(教研室)主任
签字
年月日
主管院长
签字
年月日
西安邮电大学本科毕业设计(论文)开题报告
学号
05136073
姓名
白进宝
导师
邢立冬
题目
32位低功耗浮点乘法器设计
选题目的
微处理器的发展随着集成电路的迅猛发展而日新月异。
目前微处理器的发展一直遵循摩尔定律。
为了进一步提高运算性能,已经有越来越多的处理器包含多个运算单元。
作为通用处理器的一个重要组成部分,浮点乘法运算部件是整个设计中需要重点考虑的对象。
浮点乘法运算在某些数值计算领域如流体动力、计算物理学、气象模型等,需要很高精度的浮点运算,而高精度浮点运算部件的固有特性决定了它具有面积大,功耗大的特点。
速度、成本和功耗成为集成电路设计中目前最受关注的几个问题。
高性能浮点乘法器是数字信号处理器中的重要部分,且位于处理器的关键路径上。
数字信号处理中的图像、语音、加密等信号处理需要大量地进行卷积、相关、窗口及FFT等基本运算,需要频繁进行大量地乘法和加法运算。
通过对大量数字信号处理算法的分析,卷积、相关、变换、级数等的运算占到了数据处理运算量的75%,因此乘法器和加法器很大程度上左右着信号处理系统的性能。
正因为乘法器被如此广泛的采用,高性能浮点乘法器的研究和实现十分重要。
设计高性能的乘法单元将大大改善整个系统的速度、面积、功耗等指标。
前期基础
已学课程:
数字电路、数字集成电路、计算机组成与设计、verilogHDL设计基础。
掌握工具:
xilinxise、Modelsim等设计工具。
资料积累:
[1]王金明,冷自强.EDA技术与Verilog[M].设计.北京:
科学出版社.,2008
[2]夏宇闻.Verilog数字系统设计教程[M].北京:
北京航天航空大学出版社.2008
[3]吴金,应征.高速浮点乘法器设计[J].新能源进展,2005,10(6):
6-11.
[4]金美华,宋万杰,吴顺君.FPGA中浮点乘法器的实现[J].火控雷达技术,2008,37
(1):
104-107.
[5]周德金,孙锋,于宗光.32位高速浮点乘法器优化设计[J].半导体技术,2007,32(10):
871-874.
[6]周德金,孙锋,于宗光.一种32位高速浮点乘法器设计[J].电子与封装,2008,8(9):
35-38.
[7]胡侨娟,仲顺安,陈越洋,等.32位单精度浮点乘法器的FPGA实现[J].现代电子技术,2005,28(24):
23-24.
软硬件条件:
计算机一台,FPGA开发板,xilinxise、Modelsim、设计工具。
要解决的问题
乘法操作是一项基本的运算操作。
同时,乘法操作还是一项长延时的操作。
浮点乘法器将乘法的精度进行扩张,利用阶码和尾数的运算可以计算超过定点乘法器范围。
因此,乘法器的快速与否成为能否成为高速处理器性能的关键。
目前乘法器的研究主要是针对电路实现的研究,对于算法结构对速度、成本和功耗的影响值得进一步研究。
首先分析IEEE-754浮点数标准和浮点操作,研究浮点乘法单元常见的算法和电路结构。
根据性能要求,确定乘法单元的结构,重点在乘法算法的译码,尾数部分积的求和等部分,同时设计控制通路,保证乘法器功能的完整性。
深入研究Wallace树形结构,在Wallace树形结构的基础上改进为流水线浮点乘法器。
通过仿真来验证其逻辑功能的正确性,采用综合工具进行综合,看其性能是否达标。
工作思路和方案
第1周,收集各种关于浮点乘法器设计的资料,完成开题报告。
第2周,学习掌握verilogHDL语言,熟悉EDA工具。
第3-4周,研读收集到的各种资料,深入了解浮点运算的算法和电路结构,根据课题所需完成的性能指标,制定总体设计方案。
第5-8周,分析课题,对比各种算法的优缺点,选择合适的算法,制定各模块的详细设计方案。
第9-10周,完成32位低功耗浮点乘法器设计的电路设计,通过仿真来验证其逻辑功能的正确性,采用综合工具进行综合。
第11-12周,对32位低功耗浮点乘法器进行性能和功耗方面分析,对比设计要求是否达标。
第13-14周,总结归纳本次设计,撰写毕业论文,完善设计,准备毕业答辩等工作。
指导教师意见
签字年月日
西安邮电大学毕业设计(论文)成绩评定表
学生姓名
白进宝
性别
男
学号
05136073
专业
班级
电路1303
课题名称
32位低功耗浮点乘法器设计
指导
教师
意见
评分(百分制):
指导教师(签字):
年月日
评阅
(验收)
教师
意见
评分(百分制):
评阅教师(签字):
年月日
答辩
小组
意见
评分(百分制):
答辩小组组长(签字):
年月日
评分比例
指导教师评分(20%)评阅教师评分(30%)验收小组评分(20%)答辩小组评分(30%)
学生总评
成绩
百分制成绩
等级制成绩
答辩委员会意见
毕业论文(设计)最终成绩(等级):
学院答辩委员会主任(签字、学院盖章):
年月日
摘要
乘法器是高性能数字信号处理芯片的关键部件,也是实时、高速数字信号处理器的核心。
乘法单元具有面积大、延时长、结构复杂的特点,如何设计出高速、低功耗、结构简单的乘法单元是近些年来的一大难题。
本文比较各种乘法器设计的算法与结构,分析它们的面积、速度与功耗。
最终找出最优的设计方案,完成32位浮点乘法器的电路设计。
本文首先介绍IEEE-754浮点数标准和浮点操作,对IEEE-754浮点运算标准的浮点表示格式、精度、范围、规格化进行分析,并对决定乘法器性能的实现算法与实现结构进行深入研究。
其中实现浮点乘法的重点是实现整数的乘法。
其主要实现途径有移位相加结构和华莱士树型结构。
移位相加乘法结构简单,但是延时较长;华莱士树型乘法延时较短,但是结构比较复杂。
为了进一步提高运算速度,将乘法器改为流水线结构,达到时间上的并行。
最后应用低功耗设计方法对电路进行优化设计以降低系统功耗。
关键词:
IEEE-754;乘法器;移位相加;华莱士树;流水线;低功耗
ABSTRACT
Multiplieristhekeycomponentofhighperformancedigitalsignalprocessingchip,andalsothecoreofreal-timeandhigh-speeddigitalsignalprocessor.Themultiplicationunithasthecharacteristicsoflargearea,longdelayandcomplexstructure.Howtodesignamultiplicationunitwithhighspeed,lowpowerconsumptionandsimplestructureisadifficultprobleminrecentyears.
Inthispaper,thealgorithmsandstructuresofvariousmultipliersarecompared,andtheirarea,speedandpowerconsumptionareanalyzed.Finally,theoptimaldesignschemeisfound,andthecircuitdesignof32bitfloatingpointmultiplieriscompleted.
ThispaperfirstintroducestheIEEE-754floatingpointstandardandfloatingpointoperationsonfloating-pointIEEE-754floating-pointstandardexpressionanalysisformat,accuracy,scope,standard,andimplementationofthedecisionperformanceofmultiplieralgorithmin-depthresearchandimplementation
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- IEEE754 标准 32 功耗 浮点 乘法器 设计