《EDA技术基础》复习资料学习资料.docx
- 文档编号:27541660
- 上传时间:2023-07-02
- 格式:DOCX
- 页数:33
- 大小:141.85KB
《EDA技术基础》复习资料学习资料.docx
《《EDA技术基础》复习资料学习资料.docx》由会员分享,可在线阅读,更多相关《《EDA技术基础》复习资料学习资料.docx(33页珍藏版)》请在冰豆网上搜索。
《EDA技术基础》复习资料学习资料
EDA技术基础》复
习资料
EDA复习资料
《EDA技术基础》题库及参考答案
(试用版)
EDA复习资料I
一、填空题1
二、单选题4
三、简答题13
四、应用题14
五、VHDL程序填空:
16
一、填空题
1.现代电子技术经历了CAD、CAE和EDA三个主要的发展阶段。
2.EDA技术包括大规模可编程器件、硬件描述语言HDL、EDA工具软件和实验
开发系统四大要素。
3.EDA的设计输入主要包括文本输入方式、图形输入方式和波形输入方式三种形
式。
4.目前已经成为IEEE标准、应用最为广泛的硬件描述语言有VHDL和VerilogHDL。
仿真
是一种对所设计电路进行间接检测的方法,包括_功能仿真和_时序仿真。
5.层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。
先从底层的电
路设计开始,然后在高层次的设计中逐级调用低层次的设计结果,直至实现系统电路的设计。
6.用HDL设计的电路,既可以被高层次的系统调用,成为系统的一部分,也可以作为一个电路
的功能块独立存在和独立运行。
7.可编程逻辑器件从结构上可分为乘积项结构器件和查找表结构器件。
8.PLD(FPGA、CLPD)种类繁多,特点各异。
共同之处包括的三大部分是逻辑块阵列、输入/输出块和互连资源。
9.FPGA两类配置下载方式是主动配置方式和被动配置方式。
10.QuartusII是EDA器件制造商Altera公司自己开发的EDA工具软件。
11.QuartusII工具软件安装成功后、第一次运行前,还必授权。
12.QuartusII支持原理图、文本和波形等不同的编辑方式。
13.在QuartusII集成环境下,设计文件不能直接保存在计算机磁盘根目录中,因此设计者在进入
设计之前,应当在磁盘根目录中建立保存设计文件的工程目录(文件夹)。
14.在QuartusII集成环境下执行原理图输入设计法,应选择模块/原理图文件(Block
Diagram/SchematicFile).方法,设计文件的扩展名是_.bdf。
15.无论何种设计环境,VHDL设计文件都—.vhd的扩展名保存,而VerilogHDL设计文
件应以.v的扩展名保存。
16.设计文件输入结束后一定要通过编译(Compiler),检查设计文件是否正确。
17.在QuartusII集成环境下可以执行CreateDefaultSymbol命令,为设计文件创建一个元件
符号。
这个元件符号的扩展名为.bsf,它可以被其他图形设计文件调用,以实现多层次的系统
电路设计。
18.指定设计电路的输入/输出端口与目标芯片引脚的连接关系的过程称为引脚锁定。
19.QuartusII中波形文件的扩展名是__.vwf。
20.在完成设计电路的输入/输出端口与目标芯片引脚的锁定后,再次对设计电路的仿真称为_
时序仿真或_后仿真_。
21.以EDA方式实现的电路设计文件,最终可以编程下载到—FPGA__或_CPLD_芯片中•完成硬件设计和验证。
22.在对设计文件编程下载时,需要选择的ByteBlaster(MV)编程方式,此编程方式对应计算机的
_并行口编程下载通道,“MV是混合电压的意思。
23.一般将一个完整的VHDL程序称为设计实体。
24.VHDL设计实体由库和程序包、实体、结构体、和配置等部分构成。
其中_一实体
和结构体是设计实体的基本组成部分,它们可以构成最基本的VHDL程序。
25.VHDL的设计实体由实体声明部分和结构体组成。
26.VHDL的实体声明部分指定了设计单元的输入/输出端口或弓I脚,它是设计实体对外的
一个通信界面,是外界可以看到的部分;VHDL的结构体用来描述设计实体的逻辑结构和_逻辑
功能,它由VHDL语句构成,是外界看不到的部分。
27.
划线构成,且不能以
28.在VHDL
下划线结束。
中最常用的库是IEEE标准库,最常用的程序包是
29.在VHDL的端口声明语句中,端口方向关键字包括_JN
(STDLOGIC1164)
OUT、INOUT和
VHDL的普通标识符(或称短标识符”)必须以字母开头,后跟若干字母、数字或单个下
BUFFER。
30.在VHDL程序中,单个字符要用单引号括起来,字符串要用双引号括起来。
31.VHDL的数据对象包括变量、常量和信号,它们是用来存放各种类型数据的容器。
32.常数是程序中恒定不变的值,一般在程序前部声明,在VHDL中用CONSTANT句定义。
33.VHDL的变量(VARIABLE)是一个局部量,只能在进程、函数和过程中声明和使用。
34.VHDL的信号(SIGNAL)是一种数值容器,不仅可以容纳当前值,也可以保持历史值
35.VHDL的操作符包括逻辑操作符(LogicOperator)、关系操作符(Relational
Operator)、算术操作符(ArithmeticOperator)_和_符号操作符(SignOperator)。
36.在VHDL中,预定义的属性标识符可用于检出时钟边沿、完成定时检查、获得未约束的数据类型的范围等。
37.HDL的基本描述语句包括_顺序语句(SeauentialStatements)禾和并行语句
(ConcurrentStatements)。
38.VHDL的顺序语句只能出现在进程(PROCESS)、过程(PROCEDURE)和函数(FUNCTION)_中,是按程序书写的顺序自上而下、一条一条地执行。
39.VHDL的PROCESS语句是由顺序语句组成的,但其本身却是并行语句。
40.VHDL的并行信号赋值语句的赋值目标必须都是一信号_。
41.VHDL的子程序有一过程(PROCEDURE)_和_函数(FUNCTION)两种类型。
42.元件例化是将预先设计好的设计实体或设计模块作为一个元件,连接到当前设计实体
或设计模块中一个指定的_端口_。
43.VHDL的程序包是用VHDL语言编写的,其源程序也需要以.vhd文件类型保存。
44.元件例化时端口映射方式分为一位置_映射法、一名称_映射法和_混合_映射
法3种。
45.注释VHDL设计实体:
LIBRARYIEEE
USEIEEE.STD_LOGIC_1164.ALL;--库、程序包声明
ENTITYH_ADDERIS
PORT(A,B:
INSTD_LOGIC;
SO,CO:
OUTSTD_LOGIC);--实体声明
ENDENTITYH_ADDER;
ARCHITECTUREART2OFH_ADDERIS--结构体声明
BEGIN
SO<=(AORB)AND(ANANDB);
CO<=NOT(ANANDB);
ENDARCHITECTUREART2
46.在QuartusII环境下,要通过执行File菜单下的Create/Update/CreateSymbolFilesforCurrentFile命令产生元件符号。
47.按结构特点和编程工艺的不同,大规模、高密度PLD器件可分为CPLD和FPGA两大类。
48.采用SRAM结构的可编程器件,在系统断电后编程信息不保存(消失)。
49.在世界上为数众多的EDA生产厂商中最大的三家是ALTERA、XILINX和
Lattice。
二、单选题
1.关于EDA技术的设计流程,下列顺序正确的是(A)
A原理图/HDL文本输入t功能仿真t综合t适配t编程下载t硬件测试B原理图/HDL文本输入t适配t综合t功能仿真t编程下载t硬件测试;
C原理图/HDL文本输入t功能仿真t综合t编程下载t适配硬件测试;
D原理图/HDL文本输入t功能仿真t适配t编程下载t综合t硬件测试
2.对利用原理图输入设计方法进行数字电路系统设计,下面说法是不正确的(C)
A原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;B原理图输入设计方法一般是一种自底向上的设计方法;
C原理图输入设计方法无法对电路进行功能描述;
D原理图输入设计方法也可进行层次化设计。
3.下列对CPLD结构与工作原理的描述中,正确的是(C)
ACPLD是基于:
查找表结构的可编程逻辑器件;
BCPLD即是现场可编程逻辑器件的英文简称;
C早期的CPLD是从GAL的结构扩展而来;
D在Altera公司生产的器件中,MAX7000系列属CPLD结构;
4.QuartusII的设计文件不能直接保存在(B)。
A系统默认路径B硬盘根目录C项目文件夹D用户自定义工程目录
5.执行QuartusII的(A)命令,可以为设计电路建立一个元件符号。
ACreate/Update/CreateSymbolFilesforCurrentFileBSimulator
CCompilerDTimingAnalyzer
6.在下列器件中,不属于PLD的器件是(C)。
APROMBPALCSRAMDPLA
7.
A.
F=A+B+C
B.F=A+C
C.F=ACD.F=ABCD
在PLD中陈列图如下所示,其逻辑表达式为(B)
8.使用QuartusII工具软件建立仿真文件,应采用(D)方式.
A.图形编辑B.文本编辑C.符号编辑D.波形编辑
9.建立设计项目的菜单是(C).
A.File”New”B.Project”NewProjectWizard”C.File”NewProjectWizard”
10.在MAX+plusn工具软件中,包括门电路、触发器、电源、输入、输出等元件的元件库是
(C)文件夹.
A.\maxplus2\max2lib\mfB.\quartus\library\mega」pm
C.\quartus\library\primitivesD.\myeda\mygdf
11.在QuartusII工具软件中,完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等打操作,并检查设计文件是否正确的过程称为(B)
A.编辑B.编译C.综合D.编程
12.在QuartusII集成环境下为图形文件产生一个元件符号的主要用途是(D).
A.仿真B.编译C.综合D.被高层次电路设计调用
22.VHDL的设计实体可以被高层次的系统(D),成为系统的一部分.
A.输入B.输出C.仿真D.调用
23.VHDL常用的库是(A)标准库.
A.IEEEB.STDC.WORKD.PACKAGE
24.
在VHDL
的端口声明语句中,用(
A
)声明端口为输入方向.
A,
.IN
B.OUTC.INOUT
D.
BUFFER
25.
在VHDL
的端口声明语句中,用(
B
)声明端口为输出方向.
A,
.IN
B.OUTC.INOUT
D.
BUFFER
26.
在VHDL
的端口声明语句中,用(
C
)声明端口为双向方向.
A,
.IN
B.OUTC.INOUT
D.
BUFFER
27.
在VHDL
的端口声明语句中,用(
D
)声明端口为具有读功能的输出方向
A,
.IN
B.OUTC.INOUT
D.
BUFFER
28.
在VHDL
标识符命名规则中,以(
A
)开头的标识符是正确的.
A.字母
B.数字
C.汉字D.下划线
29.在下列标识符中,(C)是VHDL合法标识符.
A.4h_addeB.h_adde4_C.h_adder_4D._h_adde
31.在VHDL
中,
(
D
A.信号
B.
常量
32.在VHDL
中,
(
D
A.信号
B.
常量
33.在VHDL
中,
(
A
A.信号
B.
常量
30
C.h_adder_4
D.h_adde
A.4h_adde
B.h_adde4
.在下列标识符中,(A)是VHDL错误的标识符.
)不能将信息带出对它定义的当前设计单元.
C.数据D.变量
)的数据传输是立即发生的,不存在任何延时的行为.
C.数据D.变量
)的数据传输不是立即发生的,目标信号的赋值是需要一定延时时间.
C.数据D.变量
34.VHDL程序中的中间信号必须在中定义,变量必须在中定义.(B)
A.实体进程B.结构体进程C.进程进程D.结构体结构体
35.
在VHDL
中,
目标变量的赋值符号是(C).
A.=:
B.=
C.:
=D
36.
在VHDL
中,
目标信
号的赋值符号是(D).
A.=:
B.=
C.:
=D
37.
在VHDL
中,
用语句
(B
)表示检测clock的上升沿.
A,
.clock'
EVENT
Bclock
'EVENTANDclock='1'
C.
clock='
1'
.(Dock'
EVENTANDclock='0'
38.
在VHDL
中,
用语句
(D
)表示检测clock的下降沿.
A,
.clock'
EVENT
Bclock
'EVENTANDclock='1'
C.
clock='
1'
.(Dock'
EVENTANDclock='0'
39.
在VHDL
中,
IF语句中至少应有
1个条件句,条件句必须由(
C)表达式构成.
A.BIT
40.在VHDL
A.IFB.
41.在VHDL
(B
B.STD_LOGICC.BOOLEAND.任意的CASE语句中,条件句中的
THENC.AND
的FOR_LOOP语句中的循环变量是
)事先声明.
Z>”不是操作符,它只相当于(
D.OR
个临时变量,属于
B)的作用.
LOOP语句的局部变量,
A.必须
42.在VHDL
A.8
43.在VHDL
的.
A.可以
44.在VHDL
A.变量
45.在VHDL
A.顺序
46.在VHDL
A.输入
47.在VHDL
中,
中,
B.
语句
B.
不必
“FORnIN0TO7LOOP
7
含WAIT语句进程
C.其类型要
定义循环次数为(
D.1
的括弧中后(B
C.O
PROCESS
B.不能
的并行语句之前,可以用(
B.变量和信号
中,PROCESS结构是由(
B.顺序和并行
C.任意
C
C.
A
C.
D.其属性要
A
)次.
加敏感信号,否则是非法
D.只能
)来传送往来信息.
信号D.常量
)语句组成的.
并行D.任何
的进程语句格式中,敏感信号表列出的应当是设计电路的(
D.时钟
(C)
A)信号.
B.输入和输出
中,条件信号赋值语句
B.顺序
COMPONENT
A.并行兼顺序
48.在元件例化(明语句中的信号名与PORTMAP()
A.=B.:
=
C.输出
WHEN_ELSE属于
C.并行)语句中,用(D中的信号名关联起来.
C.<=D.
语句.
D.任意
)符号实现名称映射,将例化兀件端口声
=>
49.VHDL的WORK库是用户设计的现行工作库,用于存放(A).
A.用户自己设计的工程项目B.公共程序C.共享数据D.图形文件
50.在VHDL中,为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享,可以把它们汇集在(D)中.
A.设计实体B.程序库C.结构体
51.把上边的英文缩略语和下边的中文意思对应起来。
(1)EDA_
(2)FPGA
(6)SRAM_(7)ISP
a片上系统
c现场可编程门阵列
e在系统可编程
g边界扫描测试技术i电子设计自动化
(3)SOC—(4)CPLD—(5)_(8)VHDL_(9)BST_(10)b复杂可编程逻辑器件
d静态随机存取存储器
f超高速硬件描述语言
h美国电子工程师协会
j专用集成电
D.程序包
ASIC
IEEE
52.不完整的IF语句,其综合结果可实现A0
A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路
53.完整的IF语句,其综合结果可实现___B0
A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路
54.进程中的信号赋值语句,其信号更新是—C—0
A按顺序完成;B比变量更快完成;C在进程的最后完成;D都不对
55一个项目的输入输出端口是定义在Ao
A.实体中B.结构体中C.任何位置D.进程体
56.描述项目具有逻辑功能的是Bo
A.实体B.结构体C.配置D.进程
57.关键字ARCHITECTURE定义的是A。
A.结构体B.进程C.实体D.配置
58.QuartusII中编译VHDL源程序时要求C。
A.文件名和实体可以不同名B.文件名和实体名无关
C.文件名和实体名要相同D.不确定
59.1987标准的VHDL语言对大小写是D。
A.敏感的B.只能用小写C.只能用大写D.不敏感
60.关于1987标准的VHDL语言中,标识符描述正确的是A。
A.必须以英文字母开头B.可以使用汉字开头
C.可以使用数字开头D.任何字符都可以
61.符合1987VHDL标准的标识符是A。
A.a_2_3B.a2C.2_2_aD.2a
62.不符合1987VHDL标准的标识符是C。
A.a_1_inB.a_in_2C.2_aD.asd_1
63.变量和信号的描述正确的是A。
A.变量赋值号是:
=B.信号赋值号是:
=
C.变量赋值号是<=D.二者没有区别
64.下面数据中属于实数的是B。
A.4.2B.3C.'1'D.“11011”
65.下面数据中属于位矢量的是D。
A.4.2B.3C.'1'D.“11011”
66可以不必声明而直接引用的数据类型是C。
A.STD_LOGICB.STD_LOGIC_VECTOR
C.BITD.前面三个答案都是错误的
67.STD_LOGIG_1164中定义的高阻是字符D。
A.XB.xC.zD.Z
68.STD_LOGIG_1164中字符H定义的是A。
A.弱信号1B.弱信号0C.没有这个定义D.初始值
69.VHDL运算符优先级的说法正确的是C。
A.逻辑运算的优先级最高B.关系运算的优先级最高
C.逻辑运算的优先级最低D.关系运算的优先级最低
70.VHDL运算符优先级的说法正确的是A。
A.NOT的优先级最高B.AND和NOT属于同一个优先级
C.NOT的优先级最低D.前面的说法都是错误的
71.VHDL运算符优先级的说法正确的是D。
A.括号不能改变优先级B.不能使用括号
C.括号的优先级最低D.括号可以改变优先级
72.如果a=1,b=0,则逻辑表达式(aANDb)OR(NOTbANDa)的值是B
A.0B.1C.2D.不确定
73.
不属于顺序语句的是
74.
EDA的中文含义是
C.计算机辅助教学
D.计算机辅助制造
75可编程逻辑器件的英文简称是D。
A.FPGAB.PLAC.PALD.PLD
76.现场可编程门阵列的英文简称是A。
A.FPGAB.PLAC.PALD.PLD
77.在EDA中,ISP的中文含义是B。
A.网络供应商B.在系统编程
C.没有特定意义D.使用编程器烧写PLD芯片
78.在EDA中,IP的中文含义是D。
A.网络供应商B.在系统编程C.没有特定意义D.知识产权核
79.EPF10K30TC144-4具有多少个管脚A。
A.144个B.84个
C.15个D.不确定
80.如果a=1,b=1,则逻辑表达式(aXORb)OR(NOTbANDa)的值是A
A.0B.1C.2D.不确定
81.QuartusII是哪个公司的软件A。
A.ALTERAB.ATMELC.LATTICED.XILINX
82.在VHDL语言中,下列对时钟边沿检测描述中,错误的是D。
A.ifelk'eventandelk=‘1'then
B.ifrising_edge(clk)then
C.ifelk'eventandelk=‘0'then
D.ifelk'stableandnotelk=‘1'then
83.VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作
库:
D。
A.IEEE库B.VITAL库C.STD库D.WORK工作库
84.下列语句中,不属于并行语句的是:
B。
A.进程语句B.CASE语句C.元件例化语句D.WHEN-ELSE…语句
85.在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为B
A.仿真器B.综合器C.适配器D.下载器
86.下面哪一条命令是QuartusII软件中引脚锁定的命令B。
A.file—>setprojecttocurrentfileB.Assignments—>AssignmentsEditor
C.assign—>pin/locationchipD.file——>createdefaultsymbol]
87.下列关于信号的说法不正确的是D。
A.信号代表物理设计中的某一条硬件连接线。
B.信号的端口模式不必定义,它的数据既可以流进,也可以流出。
C.在同一进程中,对一个信号多次赋值,其结果只
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA技术基础 EDA 技术 基础 复习资料 学习 资料