Quartus II软件操作.docx
- 文档编号:3233836
- 上传时间:2022-11-20
- 格式:DOCX
- 页数:27
- 大小:1.05MB
Quartus II软件操作.docx
《Quartus II软件操作.docx》由会员分享,可在线阅读,更多相关《Quartus II软件操作.docx(27页珍藏版)》请在冰豆网上搜索。
QuartusII软件操作
QuartusII软件操作
在前面的实验里,我们所有的实验都是基于这样一个观点,即将一个数字系统划分成合适利用已有的中小规模数字集成电路的功能的模块,然后将这些集成电路通过外部引线连接起来。
现在开始我们将研究用可编程逻辑器件(PLD/FPGA)来进行数字系统设计。
可编程逻辑器件是一种大规模的集成电路,其内部预置了大量易于实现各种逻辑函数的结构,同时还有一些用来保持信息或控制连接的特殊结构,这些保持的信息或连接确定了器件实现的实际逻辑功能,当改变这些信息或连接时器件的功能也将随之改变。
可编程逻辑器件的设计过程和传统的中小规模数字电路设计也不一样,可编程数字系统,无论是CPLD还是FPGA器件都需要利用软件工具来进行设计。
可编程数字系统设计总体上一般可以分为设计输入、项目处理、设计校验和器件编程这四个主要过程如图1所示。
下面我们将一个简单的模60BCD计数器为例,说明可编程数字系统设计的基本流程、概念和方法,掌握QuartusII软件的基本功能和操作,了解原理图输入方式的设计全过程。
一、设计项目输入
1.1概述
设计输入是设计者对系统要实现的逻辑功能进行描述的过程。
设计输入有多种表达方式,常用的有原理图输入、硬件描述语言输入、网表输入以及混合输入这四种。
1、原理图输入:
原理图设计输入方式是利用软件提供的各种原理图库,采用画图的方式进行设计输入。
这是一种最为简单和直观的输入方式。
原理图输入方式的效率比较低,一般只用于小规模系统设计,或用于在顶层拼接各个已设计完成的电路子模块。
2、硬件描述语言:
这种设计输入方式是通过文本编辑器,用VHDL、Verilog或AHDL等硬件描述语言进行设计输入。
采用语言描述的优点是效率较高,结果容易仿真,信号观察方便,在不同的设计输入库之间转换方便,适用于大规模数字系统的设计。
但语言输入必须依赖综合器,只有好的综合器才能把语言综合成优化的电路。
3、网表输入
现代可编程数字系统设计工具都提供了和其它第三方EDA工具相连接的接口。
采用这种方法输入时,可以通过标准的网表把在其它设计工具上已经实现了的设计直接移植进来,而不必重新输入。
一般开发软件可以接受的网表有EDIF格式、VHDL格式及Verilog格式等。
在用网表输入时,必须注意在两个系统中所采用库的对应关系,所有的库单元必须一一对应,才可以成功读入网表。
图1.1可编程数字系统设计的基本流程
4、混合输入
这种设计方式中包含了几种不同格式建立的设计文件,例如原理图输入、HDL设计输入、和EDIF网表输入等。
现在的开发软件一般都能在一个设计方案中支持多级层次,这种灵活性使设计者可以采用最适合于设计中每个部分的设计输入方法。
如底层模块采用HDL输入或网表输入,顶层采用原理图方式连接各个子模块。
在本次我们主要学习图形输入法。
1.2建立工程项目
在QuartusII中,用户的每个独立设计都对应一个工程项目,每个工程项目可包含一个或多个设计文件。
其中一个是顶层文件,编译器是对项目中的顶层文件进行编译的,项目同时还管理编译过程中产生的各种中间文件,这些中间文件的文件名相同,但后缀名不同。
为了便于管理,对于每个新的项目应该建立一个单独的子目录。
指定项目名称的步骤如下:
1.打开QuartusII,在File菜单中选择NewProjectWizard项,将出现工程项目建立向导对话框。
如图1.2(a)所示。
2.点击“Next”,进入到如图1.2(b)所示的对话框,在最上面的文本输入框中输入项目所在的目录名,如本例为“E:
\Clock”,在中间的文本输入框中输入项目名称,本例为“Counter60”,在最下面的文本输入框中输入最顶层模块的名称,本例为“Counter60”。
(a)工程项目建立向导对话框图(b)工程项目命名对话框
(c)设计文件选择对话框(d)器件选择对话框
(e)第三方EDA工具选择对话框(f)“Summary”对话框
图1.2项目建立向导
3.点击“Next”,进入到如图1.2(c)所示的设计文件选择对话框,由于在本例中还没有任何设计文件,所以不选择任何文件。
4.点击“Next”,进入到如图1.2(d)所示的器件选择对话框,在“Family”下拉菜单中选择“CYCLONE”,在“AvailableDevices”列表栏中选择“EP1C3T144C8”。
5.点击“Next”进入到如图1.2(e)所示的第三方EDA工具选择对话框,在这个界面我们可以选择第三方的综合工具、仿真工具和时延分析工具。
由于在本例中我们的综合、仿真和时延分析都采用QuartusII内置的工具,所以在这个页面不作任何选择。
6.点击“Next”进入到如图1.2(f)所示的“Summary”对话框,在这个窗口列出了前面所作设置的全部信息。
7.
项目导航栏
点击“Finish”完成工程项目建立过程,回到如图1.3所示的主窗口,主窗口分为几个部分,除了菜单和工具条以外,左上有项目导航(ProjectNavigator)栏,此时在该栏能看到顶层模块的名称;左中是处理进度栏,用于显示项目处理的进度;下方是信息栏,用于显示项目处理过程中产生的各项信息。
信息栏
处理进度栏
主工作区
图1.3QuartusII主窗口界面
1.3建立原理图输入文件
在QuartusII中我们可以利用BlockEditor以原理图的形式进行设计输入和编辑。
BlockEditor可以读取并编辑后缀名为”.bdf”的原理图设计文件以及在MAX+PLUSII中建立的后缀为”.gdf”的原理图输入文件。
在BlockDesignFiles的基础上还可以生成BlockSymbolFiles(.bsf),AHDLInclude文件(.inc)和HDL文件,以被其他设计文件调用。
下面我们详细讲述建立模60BCD计数器原理图设计文件的全部过程。
1.在File菜单中选择New项,将出现新建文件对话框,如图1.4所示。
选择“BlockDiagram/SchematicFile”项。
图1.4新建文件对话框
绘图工具栏
主绘图区
图1.5BlockEditor主窗口
2.点击“OK”,在主界面中将打开如图1.5所示的“BlockEditor”窗口。
“BlockEditor”包括主绘图区和主绘图工具条两部分。
主绘图区是用户绘制原理图的区域,绘图工具条包含了绘图所需要的一些工具。
详细说明如下:
选择工具:
用于选择图中的器件、线条等绘图元素;
文本工具:
用于加入文本,进行文本编辑;
插入器件:
从元件库内选择要添加的元件
插入模块:
插入已设计完成的底层模块;
正交线工具:
用于绘制水平和垂直方向的连线;
正交总线工具:
用于绘制水平和垂直方向的总线;
管道连接工具:
用于绘制连接框图的管道
打开/关闭橡皮筋连接功能:
按下,橡皮筋连接功能打开,此时移动元件连接在元件上的连线也跟着移动,不改变同其他元件的连接关系;
打开/关闭局部正交连线选择功能:
按下时打开局部正交连线选择功能,此时可以通过用鼠标选择两条正交连线的局部;
放大和缩小工具:
按下时,点击鼠标左键放大,右键缩小显示绘图工作区;
全屏显示:
将当前主窗口全屏显示;
文本查找:
在页面上查找指定文本;
垂直翻转:
将选中的元件或模块进行垂直翻转;
水平翻转:
将选中的元件或模块进行水平翻转;
旋转90度:
将选中的元件或模块逆时针方向旋转90度;
矩形工具:
用于绘制任意大小的矩形;
圆形工具:
用于绘制任意直径的圆;
直线工具:
用于绘制任意方向的直线条;
弧线工具:
用于绘制任意度数的弧线;
图1.6元件添加窗口
3.点击绘图工具栏上的
按钮打开如图1.6所示的元件添加窗口。
在“Libraries”栏中显示目前你已经安装的元件库,一般缺省会有megafunctions、others和primitives这三个库。
其中megafunctions是参数化模块库,包含了一些参数可调、功能复杂的高级功能模块;others库中则包含了原来MAX+PLUSII中的部分器件库,其中包括了大部分的74系列中规模逻辑器件;primitives库是基本库包含一些基本的逻辑器件,如各种门、触发器等。
4.在others库中打开“maxplus2”目录,选中“74160”,此时在右侧窗口中能即时看到该器件的外形,单击“OK”按钮,对话框关闭,此时在鼠标光标处将出现“74160”的元件,并随鼠标的移动而移动,在合适的位置点击鼠标左键,放置一个“74160”元件,重复放置第二个“74160”,点击鼠标右键选择Cancel结束放置。
5.由于这里我们采用同步置0法来实现模6BCD计数器,所以需要调入1个4输入与非门进行反馈。
在Primitives库中打开“logic”目录,选中“NAND3”(N表示非,AND表示是与门,3表示输入数是3,其他的门也都采用这种命名方式),放置在合适的位置,如果方向不合适,可以选中器件,点击
(垂直翻转)、
(水平翻转)或
(90度旋转)进行相应调整。
6.为了便于以后实现层次化设计,我们还将低位的ENT端子作为输入端,RCO作为进位输出端,为此在Primitives库的“logic”目录中分别选中“AND2”(两输入与门)和“NOT”(非门),放置在合适的位置。
7.为了使74160正常工作,还必须对相关管脚置“1”和置“0”。
为此在Primitives库的“other”目录中选中“VCC”元件来实现强行置高电平、“GND”元件来实现强行置低电平,也可以将相应的管脚悬空,此时管脚采用缺省电平值。
对于74160,LDN、CLRN、ENT、ENP的缺省值为‘1’,A、B、C、D的缺省值为‘0’。
8.为了表明输入输出关系,我们还必须添加输入输出引脚。
其中输入引脚的元件名为“input”,输出引脚的元件名为“output”,这两个元件都位于Primitives库的“pin”目录中。
仿照前面的方式加入2个输入引脚和9个输出引脚。
2个输入引脚分别命名为“EN”、“CLK”,9个输出引脚分别命名为“Q1D”、“Q1C”、“Q1B”、“Q1A”、“Q0D”、“Q0C”、“Q0B”、“Q0A”和“RCO”。
双击一个输入引脚的“PIN_NAME”,输入“EN”,则将该引脚命名为“EN”。
按同样方法可以命名其他输入/输出引脚。
完成上述操作后绘图工作区如图1.7所示。
9.完成元件放置后就需要连接各个器件了。
连接元器件的两个端口时,先将鼠标移到其中一个端口上,这时鼠标指示符自动变为“+”形状,然后一直按住鼠标的左键并将鼠标拖到第二个端口,放开左键,则一条连接线被画好了。
如果需要删除一根连接线,可单击这根连接线使其成高亮线,然后按键盘上的“Delete”键即可。
连线完成后的绘图工作区如图1.8所示。
10.从“File”菜单下选择“Save”,出现文件保存对话框。
单击“OK”,使用默认的文件名存盘。
默认的文件名为项目顶层模块名加上“.bdf”后缀。
*注意74160的ENT端是快速级联端,74160的RCO=ENT·QD·QA。
图1.7完成元件放置的绘图区
图1.8完成连线后的绘图区
二、设计项目处理
2.1概述
在完成输入后,设计项目必须经过一系列的编译处理才能转化为可以下载到器件内的编程文件。
QuartusII软件内置模块化编译器,它包括Analysis&Synthesis、Fitter、Assembler、TimingAnalyzer、De
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Quartus II软件操作 II 软件 操作