课程设计论文带gainboosting电路的单级高增益全差分运算放大器的设计.docx
- 文档编号:5878702
- 上传时间:2023-01-01
- 格式:DOCX
- 页数:49
- 大小:263.40KB
课程设计论文带gainboosting电路的单级高增益全差分运算放大器的设计.docx
《课程设计论文带gainboosting电路的单级高增益全差分运算放大器的设计.docx》由会员分享,可在线阅读,更多相关《课程设计论文带gainboosting电路的单级高增益全差分运算放大器的设计.docx(49页珍藏版)》请在冰豆网上搜索。
课程设计论文带gainboosting电路的单级高增益全差分运算放大器的设计
华中科技大学课程设计论文
带gain-boosting电路的单级高增益全差分运算放大器的设计
院系:
电子科学与技术系
班级:
200804班
姓名:
学号:
指导老师
时间:
2011年12月21日
摘要
运算放大器的研究领域主要集中在运放的高增益、高带宽、宽摆幅、低功耗等高性能的实现上。
实现差分电路直流增益大于100dB,GBW=900MHZ,相位裕度为70°的运算放大器,目前主要采用以下三种方法:
通过两级运算放大器设计实现,通过三层cascode结构实现和带gain—booosting单级运算放大器设计。
本文主要探究gain—booosting单级电路设计。
电路主要分为三个部分:
主电路,偏置电路和gain—boosting电路。
关键词:
gain-boosting共模反馈偏置电路高增益相位裕度
ABSTRACT
Domesticresearchanddesignoftheopampshasneverstopped,mostlyfocusingonhighperformancessuchashighgain,highbandwidth,wideswingandlowpowerconsumptionimplementations.Aquickback-of-the-envelopesetofcalculationstellusthatourOTAneedsaveryhighdcgainontheorderof3andunity-gainbandwidthontheorderof900MHz.Inaddition,meetingthespecifieddynamicrangeof70dBusingminimumpowercallsforacombinationofhighoutputswingandsmallnoisefactor.Adcrequirementsnarrowdownourpossiblechoicestoeither2-stagedesigns,orsingle-stagegain-boostedortriple-cascodedesigns.Andinthepaper,wediscussedgain-boostedtopology.
KeyWords:
gain-boostingcommonmodefeedbackbiasingcircuithighgainphasemargin
1选题背景
1.1本课题的意义
随着数字信号处理技术的不断发展,信号处理系统对模数转换器(ADC)提出了更高的要求:
需要能够处理更高频率、达到更高精度的ADC。
运算放大器作为高速高精度ADC中的重要部分,其性能好坏直接决定整个系统性能的高低。
然而在电源电压和沟道长度不断减少的趋势下,高性能运放的设计成了一项越来越具有挑战性的工作。
国内对运放的研究与设计从未停止,研究领域主要集中在运放的高增益、高带宽、宽摆幅、低功耗等高性能的实现上。
国外起步早,技术先进,研究已经进入比较成熟的阶段。
而国内的研究还存在着较大的差距。
1.2设计要求
给定图中所示的主电路结构,假设:
VDD=3V,VSS=0V,采用0.35um工艺。
(一)分析与计算:
●对电路进行直流分析
●对电路进行小信号分析。
电路设计
●设计偏置电路
●设计共模反馈电路
●设计gain-boosting电路
●设计电路参数,使满足差分电路直流增益大于100dB,GBW=900MHZ,相位裕度为70°;共模电路增益大于40dB,GBW=400MHZ,相位裕度为55°。
(二)仿真分析并调试电路参数
2方案论证
2.1电路实现方式的选择
通过简单粗略的计算我们知道,放大器要求很高的直流增益和单位增益带宽积。
另外,想要达到70dB的动态范围同时又使得功耗最小,则电路需要很高的输出电压摆幅和低的噪声系数。
实现差分电路直流增益大于100dB,GBW=900MHZ,相位裕度为70°的运算放大器,目前主要采用以下三种方法:
通过两级运算放大器设计实现,通过三层cascode结构实现和带gain—booosting单级运算放大器设计。
三层cascode结构电路只需要两个电流端,因此功耗较小,但是由于两个非主极点的存在,使得我们不得不增大偏置电流和负载电容,这种设计可以有效地抑制噪声,但是直流增益却非常小,而且三层cascode结构电路的电压摆幅很小,效果很差。
两级运算放大器设计方便更容易实现,而且具有更高的电压摆幅这样可以很大程度上降低噪声的影响,但是两级运放的设计方法存在一个很大的弊病——至少需要四个电流支路,这样会大大增加电路的功耗。
相比之下,gain—booosting单级运算放大器电路只需两个电流支路,而且输出直流增益和带宽都相对较大,尽管电路相对复杂,但是相对功耗比较低。
因此,本文选择gain—booosting单级电路设计。
电路主要分为三个部分:
主电路,偏置电路和gain—boosting电路。
2.2偏置电路的设计
折叠式结构提供了更高的增益和共模抑制比,输出电压摆幅也稍微大一些。
但是功耗却是套筒式结构的2倍。
更为严重的缺点是,在折叠式结构相连的节点处寄生电容也为2倍,大大降低了稳定性。
噪声系数也大的多(1.5-2倍),因为MOS管的漏极电流和输入部分相同。
考虑到更低的功耗,我们选用套筒式的共源共栅结构。
3电路设计
3.1主电路设计
主电路如下图所示:
主电路图
主电路采用两级形式,其中
和
为共模差动输入电压,
和
为输出电压,
和
需要偏置电路提供。
3.2N-Booster电路设计
N-Booster电路如下图所示:
N-Booster电路
N-booster部分的增益如下:
因为电流源相当于交流接地,所以MXia和MX1a这两个管子在算小信号增益的时候可以看成是并联的,即
3.3P-Booster电路设计
P-Booster电路如下:
P-Booster电路
P-booster部分的增益:
同理,MYib和MY4b这两个管子在算小信号增益的时候可以看成是并联的,
整个系统的增益为
,
题目要求增益达到100dB,即
,
则
。
整个电路的输出电阻为
,其中
和
分别是P-booster和N-booster部分的输出电阻。
,
由此可以看出Av是与M1a,M2a,M3a,MXia,MX2a,MX3a,MYib,MY2b,MY3b等MOS管的跨到以及相应MOS管的偏压,宽长比有关的物理量。
要想获得大的增益,首先所有的(至少是主放大器)的管子要全部工作在饱和区,N-Booster和P-Booster电路的输入管也必须工作在饱和区,其他管子原则上规定也需要工作在饱和区,但具体情况视电路不同而变化。
输入管的宽长比W/L要足够大,并且在提高增益的时候,要使电路仍正常工作,需要同时增大W和L以相同的倍数。
在明确了对主电路,Booster电路以及偏置电路的大体要求以后,下面将从主电路开始计算各个MOS管所需栅压以及电路所需的偏置电压。
由公式
各个MOS管的
又已知,可以算出每个管子的栅源电压。
或者用以下公式:
3.4偏置网络设计
偏置电路如下图所示:
偏置网络
偏置网络管子的尺寸能根据上面计算出的栅极偏压来确定,同样用到公式:
4仿真与结果分析
4.1差分电路增益和相位裕度
差分电路直流增益
从仿真结果看出,电路的差分电路直流增益为93.7db,GBW=25MHZ。
差分电路直流增益和相位裕度
从仿真结果看出,差分电路的相位裕度为144.3°。
4.2共模电路增益和相位裕度
共模电路增益
从仿真结果看出,共模电路的增益为43db,GBW=355MHZ。
共模电路增益和相位裕度
从仿真结果看出,共模电路的相位裕度约为15°。
5结论或总结
经过计算参数,然后仿真得出的波形中可以看出,电路的差分电路直流增益为93.7db,GBW=25MHZ。
增益接近100db,GBW为25MHZ,差分电路的相位裕度为144.3°基本达到课题要求。
从仿真结果看出,共模电路的增益为43db,与课题要求的仿真结果接近,GBW=355MHZ。
共模电路的相位裕度约为15°,与课题要求有较大的出入,因此实验参数的确定尚有改进的空间。
参考文献
【1】模拟CMOS集成电路设计[M],[美]毕查德.拉扎维著,陈贵灿程军张瑞智等译,
西安交通大学出版社,2003。
【2】王晋雄,刘力源,李冬梅一种高增益宽频带的增益自举运算放大器中图分类号:
TN432 文献标识码:
A 文章编号:
1003-353X(2010)10-1007-04
【3】A.YounisandM.Hassoun,“AHighSpeedFullyDifferentialCMOSOpamp,”ProceedingsoftheIEEEMidwestSymposiumonCircuitsandSystems,Vol.2,pp.780-783,August2000.
【4】P.E.AllenandD.R.Holberg,CMOSAnalogCircuitDesign.OxfordUniversityPress,2002.
【5】R.J.Baker,H.W.Li,andD.E.Boyce,CMOSCircuitDesign,Layout,andSimulation.IEEEPress,1998.
【6】D.JohnsandK.Martin,AnalogIntegratedCircuitDesign.JohnWiley&Sons,1997.
【7】B.Razavi,DesignofAnalogCMOSIntegratedCircuits.McGraw-Hill,2001.
致谢
特别感谢在此文撰写过程中陈晓飞老师、余国义老师以及朱程举学长对我的悉心指导。
附录
附录一课程设计心得体会
IC课程设计大学阶段比较重要的一门课程设计,总共历时三个多月之久,给了我们充足的时间去思考和完善课程设计。
从本次课程设计中我主要获得了以下几点感想:
1.学而时习之,不亦乐乎。
选择IC课设题目时,之所以会选模拟电路设计的题目,主要是因为自信CMOS基础比较扎实,但真正入题后发现相关知识忘记了好多,自己不得不把CMOS模拟电路设计这门课复习了一下,并且也通过一些简单的小实例熟悉Hspice软件的用法,这才能真正得心应手。
2.细节决定成败。
HSPICE做电路仿真时容易出现错误,很多错误都是由于自己不细心,或者实验习惯不好造成的。
比如:
兆欧一定要写成1MEG,而不是1M、1m或者是1MEG(数字和MEG之间不能有空格);当显示AC仿真结果时,X轴是频率,指针显示的是电压(或电流)的幅值或相位;通常PMOS管的“体”接到VDD,NMOS管的“体”接到VSS。
例如:
N阱工艺,所有的NMOS管的“体”必须接到VSS。
这个错误在SPICE网表中可查出。
本次试验培养了我认真谨慎的科学实验态度,对于今后的科研试验有着潜移默化的作用。
3.循序渐进,心急吃不了热豆腐。
实验一开始的时候自己很急躁,想一口气完成,但是总是由于急躁而出现这样那样的问题,后来,注重理清思路,自己决定一步一步来,注重理清思路,在设计过程中逐渐明白为什么一个要采用这样一个结构,为什么要这样设计,对电路的理解更为深刻。
现在对模拟电路设计具有较深的兴趣和感情,希望自己多做一些具体的小模块的研究与设计。
附录二网表文件
Gain-BoostingAmplifier
.lib'C:
\synopsys\Hspice2005.03\CMOS_035_Spice_Model.lib'TT
*PARAMETERDEFINITION
.paramwn1n=230u
.paramwn2n=80u
.paramwp3n=35u
.paramwp4n=30u
.paramvcma=1.906168
VVddVdd0dc=3
Vgndgnd00
ISSVddVr2dc=25u
*INPUTEDESIGN
Vi1Vi1gnddc=1.55ac=1V
Vi2Vi2gnddc=1.55
Ci1VipVi14.96pF
Ci2VinVi24.96pF
Cf1VonVip0.31pF
Cf2VopVin0.31pF
*MAINCIRCUITDESIGN
M1aVxaVipV1gndn_33w='wn1n'l=0.35u
M1bVxbVinV1gndn_33w='wn1n'l=0.35u
M2aVonVxopVxagndn_33w='4*wn2n'l=1.4u
M2bVopVxonVxbgndn_33w='4*wn2n'l=1.4u
M3aVonVyopVyaVyap_33w='2*wp3n'l=0.7u
M3bVopVyonVybVybp_33w='2*wp3n'l=0.7u
M4aVyaVbpVddVddp_33w='wp4n'l=0.35u
M4bVybVbpVddVddp_33w='wp4n'l=0.35u
M5aV1Vbngndgndn_33w=130ul=0.35u
M5bV1Vcmagndgndn_33w=130ul=0.35u
*N-BOOSTERDESIGN
*dcoperatingpoint
VxcmaVxcma0dc=1.906168
RxcmaVxcmaVxcmb10g
Cxcm1VxonVxcmb30fF
Cxcm2VxopVxcmb30fF
*n-boosternetwork
MXlaVn1VxaVn3Vn3p_33w=30ul=0.35u
MXlbVn2VxbVn3Vn3p_33w=30ul=0.35u
MX3cVn3Vxb3Vn4Vn4p_33w=15ul=0.6um=2
MX4c1Vn4VxcmbVddVddp_33w=5ul=0.6u
MX4c2Vn4Vxb4VddVddp_33w=5ul=0.6u
MX1aVn1Vxb1gndgndn_33w=2ul=0.6um=2
MX1bVn2Vxb1gndgndn_33w=2ul=0.6um=2
MX2aVxopVxb2Vn1gndn_33w=7ul=0.6u
MX2bVxonVxb2Vn2gndn_33w=7ul=0.6u
MX3aVxopVxb3Vn5Vn5p_33w=15ul=0.6u
MX3bVxonVxb3Vn6Vn6p_33w=15ul=0.6u
MX4aVn5Vxb4VddVddp_33w=5ul=0.6u
MX4bVn6Vxb4VddVddp_33w=5ul=0.6u
*topn-boosterbiasnetwork
Mxa1Vbxa1Vr1gndgndn_33w=18ul=1u
Mxb1Vbxb1Vr1gndgndn_33w=18ul=1u
Mxa2Vbxa2Vr2Vbxa1gndn_33w=18ul=1u
Mxb2Vxb3Vr2Vbxb1gndn_33w=18ul=1u
Mxa3Vbxa2Vbxa2Vbxa3Vbxa3p_33w=15ul=0.6u
Mxb3Vxb3Vxb3Vxb4Vxb4p_33w=10ul=1u
Mxa4Vbxa3Vbxa2VddVddp_33w=10ul=3u
Mxb4Vxb4Vxb4VddVddp_33w=8.238ul=1u
Mxc1Vbxc1Vbxc2gndgndn_33w=1.8ul=3u
Mxd1Vxb1Vxb1gndgndn_33w=3.84ul=1u
Mxc2Vbxc2Vbxc2Vbxc1gndn_33w=7ul=0.6u
Mxd2Vxb2Vxb2Vxb1gndn_33w=6.5ul=1u
Mxc3Vbxc2Vr3Vbxc3Vbxc3p_33w=18ul=1u
Mxd3Vxb2Vr3Vbxd3Vbxd3p_33w=18ul=1u
Mxc4Vbxc3Vr4VddVddp_33w=18ul=1u
Mxd4Vbxd3Vr4VddVddp_33w=18ul=1u
*P-BOOSTERDESIGN
*dcoperatingpoint
VycmaVycma0dc=868.4835m
RycmaVycmaVycmb10g
Cycm1VyonVycmb30fF
Cycm2VyopVycmb30fF
*p-boosternetwok
MY1c1Vp1Vyb1gndgndn_33w=6ul=0.7u
MY1c2Vp1Vycmagndgndn_33w=6ul=0.7u
MY2cVp2Vyb2Vp1gndn_33w=12ul=0.7um=2
MYlaVp3VyaVp2gndn_33w=20ul=0.35u
MYlbVp4VybVp2gndn_33w=20ul=0.35u
MY1aVp5Vyb1gndgndn_33w=2.25ul=0.7u
MY1bVp6Vyb1gndgndn_33w=2.25ul=0.7u
MY2aVyopVyb2Vp5gndn_33w=15ul=0.35u
MY2bVyonVyb2Vp6gndn_33w=15ul=0.35u
MY3aVyopVyb3Vp3Vp3p_33w=12ul=0.7u
MY3bVyonVyb3Vp4Vp4p_33w=12ul=0.7u
MY4aVp3Vyb4VddVddp_33w=6ul=0.7um=2
MY4bVp4Vyb4VddVddp_33w=6ul=0.7um=2
*topp-boosterbiasnetwork
Mya1Vbya1Vr1gndgndn_33w=15ul=1u
Myb1Vbyb1Vr1gndgndn_33w=15ul=1u
Mya2Vbya2Vr2Vbya1gndn_33w=15ul=1u
Myb2Vyb3Vr2Vbyb1gndn_33w=15ul=1u
Mya3Vbya2Vbya2Vbya3Vbya3p_33w=12ul=0.7u
Myb3Vyb3Vyb3Vyb4Vyb4p_33w=3ul=0.35u
Mya4Vbya3Vbya2VddVddp_33w=12ul=5u
Myb4Vyb4Vyb4VddVddp_33w=3.31ul=0.6u
Myc1Vbyc1Vbyc2gndgndn_33w=4ul=10u
*Myd1Vyb1Vyb1gndgndn_33w=1.847ul=0.7u
Myd1Vyb1Vyb1gndgndn_33w=1.848ul=0.7u
Myc2Vbyc2Vbyc2Vbyc1gndn_33w=15ul=0.35u
Myd2Vyb2Vyb2Vyb1gndn_33w=4.1ul=0.35u
Myc3Vbyc2Vr3Vbyc3Vbyc3p_33w=15ul=1u
Myd3Vyb2Vr3Vbyd3Vbyd3p_33w=15ul=1u
Myc4Vbyc3Vr4VddVddp_33w=15ul=1u
Myd4Vbyd3Vr4VddVddp_33w=15ul=1u
*DCOPERATINGPOINT
VcmaVcma0dc=670.6774m
RcmaVcmaVcmb10g
Ccm1VonVcmb20fF
Ccm2VopVcmb20fF
CL1Vopgnd0.3pF
CL2Vongnd0.3pF
*MAINBAISINGNETWORK
Mr1Vr1Vr1gndgndn_33w=15ul=1u
Mr2Vr2Vr2Vr1gndn_33w=15ul=1u
Ms1Vs1Vr1gndgndn_33w=15ul=1u
Ms2Vr3Vr2Vs1gndn_33w=15ul=1u
Ms3Vr3Vr3Vr4Vr4p_33w=15ul=1u
Ms4Vr4Vr4VddVddp_33w=15ul=1u
Ma1Vba1Vr1gndgndn_33w=15ul=1um=2
Mb1Vbb1Vr1gndgndn_33w=15ul=1um=2
Ma2Vba2Vr2Vba1gndn_33w=15ul=1um=2
Mb2Vbb2Vr2Vbb1gndn_33w=15ul=1um=2
Ma3Vba2Vba2Vba3Vba3p_33w=15ul=0.35u
Mb3Vbb2Vbb2VbpVbpp_33w=5.4ul=0.35u
Ma4aVba3Vba2Vba4aVba4ap_33w=37.4ul=5u
Ma4bVba4aVba2Vba4bVba4bp_33w=37.4ul=5u
Ma4cVba4bVba2VddVddp_33w=37.4ul=5u
Mb4VbpVbpVddVddp_33w=5.7ul=0.35u
Mc1aVbc1aVbc2gndgndn_33w=7.7ul=5u
Mc1bVbc1bVbc2Vbc1agndn_33w=7.7ul=5u
Mc1cVbc1cVbc2Vbc1bgndn_33w=7.7ul=5u
Md1VbnVbngndgndn_33w=28.7ul=0.35u
Mc2Vbc2Vbc2Vbc1cgndn_33w=15ul=0.
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 课程设计 论文 gainboosting 电路 单级高 增益 全差分 运算放大器 设计