上下拉电阻.docx
- 文档编号:7120018
- 上传时间:2023-01-20
- 格式:DOCX
- 页数:15
- 大小:232.43KB
上下拉电阻.docx
《上下拉电阻.docx》由会员分享,可在线阅读,更多相关《上下拉电阻.docx(15页珍藏版)》请在冰豆网上搜索。
上下拉电阻上下拉电阻电阻目录上下拉电阻注意事项为什么要使用上拉电阻编辑本段上下拉电阻上拉就是将不确定的信号通过一个电阻嵌位在高电平!
电阻同时起限流作用!
下拉同理!
上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
上下拉电阻:
1、当CMOS电路驱动TTL电路时,如果CMOS电路输出的高电平低于TTL电路的最低高电平(一般为3.5V),这时就需要在CMOS的输出端接上拉电阻,以提高输出高电平的值。
上拉电阻2、OC门电路必须加上拉电阻,以提高输出的高电平值。
3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
上拉电阻:
就是从电源高电平引出的电阻接到输出1,如果电平用OC(集电极开路,TTL)或OD(漏极开路,CMOS)输出,那么不用上拉电阻是不能工作的,这个很容易理解,管子没有电源就不能输出高电平了。
2,如果输出电流比较大,输出的电平就会降低(电路中已经有了一个上拉电阻,但是电阻太大,压降太高),就可以用上拉电阻提供电流分量,把电平“拉高”。
(就是并一个电阻在IC内部的上拉电阻上,让它的压降小一点)。
当然管子按需要该工作在线性范围的上拉电阻不能太小。
当然也会用这个方式来实现门电路电平的匹配。
编辑本段注意事项需要注意的是,上拉电阻太大会引起输出电平的延迟。
(RC延时)一般CMOS门电路输出不能给它悬空,都是接上拉电阻设定成高电平。
下拉电阻:
和上拉电阻的原理差不多,只是拉到GND去而已。
那样电平就会被拉低。
下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理编辑本段为什么要使用上拉电阻一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。
数字电路有三种状态:
高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!
一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,该端口正常时为高电平;C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻。
上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流,下拉电阻是用来吸收电流。
一、定义:
上拉就是将不确定的信号通过一个电阻嵌位在高电平!
电阻同时起限流作用!
下拉同理!
上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、上下拉电阻作用:
1、提高電壓准位:
a.当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
b.OC门电路必须加上拉电阻,以提高输出的搞电平值。
2、加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
3、N/Apin防靜電、防干擾:
在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。
同時管脚悬空就比较容易接受外界的电磁干扰。
4、电阻匹配,抑制反射波干扰:
长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。
5、預設空閒狀態/缺省電位:
在一些CMOS输入端接上或下拉电阻是为了预设缺省电位.当你不用这些引脚的时候,这些输入端下拉接0或上拉接1。
在I2C总线等总线上,空闲时的状态是由上下拉电阻获得6.提高芯片输入信号的噪声容限:
输入端如果是高阻状态,或者高阻抗输入端处于悬空状态,此时需要加上拉或下拉,以免收到随机电平而影响电路工作。
同样如果输出端处于被动状态,需要加上拉或下拉,如输出端仅仅是一个三极管的集电极。
从而提高芯片输入信号的噪声容限增强抗干扰能力。
三、上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
3、对于高速电路,过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理四、原理:
上拉电阻实际上是集电极输出的负载电阻。
不管是在开关应用和模拟放大,此电阻的选则都不是拍脑袋的。
工作在线性范围就不多说了,在这里是讨论的是晶体管是开关应用,所以只谈开关方式。
找个TTL器件的资料单独看末级就可以了,内部都有负载电阻根据不同驱动能力和速度要求这个电阻值不同,低功耗的电阻值大,速度快的电阻值小。
但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种,因此干脆不做这个负载电阻,改由使用者自己自由选择外接,所以就出现OC、OD输出的芯片。
由于数字应用时晶体管工作在饱和和截止区,对负载电阻要求不高,电阻值小到只要不小到损坏末级晶体管就可以,大到输出上升时间满足设计要求就可,随便选一个都可以正常工作。
但是一个电路设计是否优秀这些细节也是要考虑的。
集电极输出的开关电路不管是开还是关对地始终是通的,晶体管导通时电流从负载电阻经导通的晶体管到地,截止时电流从负载电阻经负载的输入电阻到地,如果负载电阻选择小点功耗就会大,这在电池供电和要求功耗小的系统设计中是要尽量避免的,如果电阻选择大又会带来信号上升沿的延时,因为负载的输入电容在上升沿是通过无源的上拉电阻充电,电阻越大上升时间越长,下降沿是通过有源晶体管放电,时间取决于器件本身。
因此设计者在选择上拉电阻值时,要根据系统实际情况在功耗和速度上兼顾。
3.从IC(MOS工艺)的角度,分别就输入/输出引脚做一解释:
1.对芯片输入管脚,若在系统板上悬空(未与任何输出脚或驱动相接)是比较危险的.因为此时很有可能输入管脚内部电容电荷累积使之达到中间电平(比如1.5V),而使得输入缓冲器的PMOS管和NMOS管同时导通,这样一来就在电源和地之间形成直接通路,产生较大的漏电流,时间一长就可能损坏芯片.并且因为处于中间电平会导致内部电路对其逻辑(0或1)判断混乱.接上上拉或下拉电阻后,内部点容相应被充(放)电至高(低)电平,内部缓冲器也只有NMOS(PMOS)管导通,不会形成电源到地的直流通路.(至于防止静电造成损坏,因芯片管脚设计中一般会加保护电路,反而无此必要).2.对于输出管脚:
1)正常的输出管脚(push-pull型),一般没有必要接上拉或下拉电阻.2)OD或OC(漏极开路或集电极开路)型管脚,这种类型的管脚需要外接上拉电阻实现线与功能(此时多个输出可直接相连.典型应用是:
系统板上多个芯片的INT(中断信号)输出直接相连,再接上一上拉电阻,然后输入MCU的INT引脚,实现中断报警功能).其工作原理是:
在正常工作情况下,OD型管脚内部的NMOS管关闭,对外部而言其处于高阻状态,外接上拉电阻使输出位于高电平(无效中断状态);当有中断需求时,OD型管脚内部的NMOS管接通,因其导通电阻远远小于上拉电阻,使输出位于低电平(有效中断状态).针对MOS电路上下拉电阻阻值以几十至几百K为宜.(注:
此回答未涉及TTL工艺的芯片,也未曾考虑高频PCB设计时需考虑的阻抗匹配,电磁干扰等效应.)1,芯片引脚上注明的上拉或下拉电阻,是指设计在芯片引脚内部的一个电阻或等效电阻.设计这个电阻的目的,是为了当用户不需要用这个引脚的功能时,不用外加元件,就可以置这个引脚到缺省的状态.而不会使CMOS输入端悬空.使用时要注意如果这个缺省值不是你所要的,你应该把这个输入端直接连到你需要的状态.2,这个引脚如果是上拉的话,可以用于线或逻辑.外接漏极开路或集电极开路输出的其他芯片.组成负逻辑或输入.如果是下拉的话,可以组成正逻辑线或,但外接只能是CMOS的高电平漏极开路的芯片输出,这是因为CMOS输出的高,低电平分别由PMOS和NMOS的漏极给出电流,可以作成P漏开路或N漏开路.而TTL的高电平由源极跟随器输出电流,不适合线或.3,TTL到CMOS的驱动或反之,原则上不建议用上下拉电阻来改变电平,最好加电平转换电路.如果两边的电源都是5伏,可以直接连但影响性能和稳定,尤其是CMOS驱动TTL时.两边逻辑电平不同时,一定要用电平转换.电源电压3伏或以下时,建议不要用直连更不能用电阻拉电平.4,芯片外加电阻由应用情况决定,但是在逻辑电路中用电阻拉电平或改善驱动能力都是不可行的.需要改善驱动应加驱动电路.改变电平应加电平转换电路.包括长线接收都有专门的芯片.需要用到上拉电阻和下拉电阻的情况还蛮多的,画图比较麻烦。
上拉电阻:
就是从电源高电平引出的电阻接到输出1,如果电平用OC(集电极开路,TTL)或OD(漏极开路,COMS)输出,那么不用上拉电阻是不能工作的,这个很容易理解,管子没有电源就不能输出高电平了。
2,如果输出电流比较大,输出的电平就会降低(电路中已经有了一个上拉电阻,但是电阻太大,压降太高),就可以用上拉电阻提供电流分量,把电平“拉高”。
(就是并一个电阻在IC内部的上拉电阻上,让它的压降小一点)。
当然管子按需要该工作在线性范围的上拉电阻不能太小。
当然也会用这个方式来实现门电路电平的匹配。
需要注意的是,上拉电阻太大会引起输出电平的延迟。
(RC延时)一般CMOS门电路输出不能给它悬空,都是接上拉电阻设定成高电平。
下拉电阻:
和上拉电阻的原理差不多,只是拉到GND去而已。
那样电平就会被拉低。
下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。
关于上拉电阻关于上拉电阻与下拉电阻的疑问与下拉电阻的疑问有个问题想问问大家,上拉电阻是啥意思?
我原先是学计算机编程的,对电路的术语不清楚,只知道高位代表1,低位代表0,田SIR的V43板子里的原理图里的EA线,我看到是接VCC,知道是高位代表1,假如是线口接地的,就代表0,不知道这样理解对不对?
但啥叫做上拉电阻?
比如P0.1口接上拉电阻,这句话的意思?
是不是就是说,读P0.1口的话,是1位?
上拉电阻拿来有什么用处?
下拉电阻呢?
很糊涂收藏分享评分2#田Sir发短消息加为好友田Sir(tiansir)当前离线管理员UID2帖子3614精华24积分1121839阅读权限200在线时间2585小时注册时间2007-4-6最后登录2010-11-5发表于2008-8-714:
44|只看该作者第一个问题理解正确,作为输入接VCC等于1,接GND=0。
关于上拉电阻,看图下载(6.16KB)2008-8-714:
44如果按键短路(按下)电阻为零,按键按下,Out=0,当按键断开,Out=?
显然当Out悬空输出VCC,这可以用仪表测量,这个VCC就是靠R1“上拉”产生的,顾名思义,R1就是上拉电阻。
上拉电阻的大小,取决于输出接负载的需要,通常逻辑电路对高电平输出阻抗很大,要求输出电流很小,在上拉电阻上压降可以忽略,当然上拉电阻不能太大,否则就不能忽略了。
实际电路还有这种结构管理员下载(7.57KB)2008-8-714:
54这里的R1也是上拉电阻。
关于下拉电阻,用得少,道理和上面一样,只不过通过电阻“下拉”到GND。
单片机P0口输出结构一部分电路类似下图,实际可能用的是场效应管下载(8.09KB)2008-8-714:
54什么是源型漏型?
什么是上拉电阻?
下拉电阻?
什么是线驱动输出集电极开路输出,推挽式输出?
(转)我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示,右边的那个三极管集电极什么都不接,所以叫做集电极开路(左边的三极管为反相之用,使输入为“0”时,输出也为“0”)。
对于图1,当左端的输入为“0”时,前面的三极管截止(即集电极c跟发射极e之间相当于断开),所以5v电源通过1k电阻加到右边的三极管上,右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时,前面的三极管导通,而后面的三极管截止(相当于开关断开)。
我们将图1简化成图2的样子。
图2中的开关受软件控制,“1”时断开,“0”时闭合。
很明显可以看出,当开关闭合时,输出直接接地,所以输出电平为0。
而当开关断开时,则输出端悬空了,即高阻态。
这时电平状态未知,如果后面一个电阻负载(即使很轻的负载)到地,那么输出端的电平就被这个负载拉到低电平了,所以这个电路是不能输出高电平的。
再看图三。
图三中那个1k的电阻即是上拉电阻。
如果开关闭合,则有电流从1k电阻及开关上流过,但由于开关闭和时电阻为0(方便我们的讨论,实际情况中开关电阻不为0,另外对于三极管还存在饱和压降),所以在开关上的电压为0,即输出电平为0。
如果开关断开,则由于开关电阻为无穷大(同上,不考虑实际中的漏电流),所以流过的电流为0,因此在1k电阻上的压降也为0,所以输出端的电压就是5v了,这样就能输出高电平了。
但是这个输出的内阻是比较大的(即1k),如果接一个电阻为r的负载,通过分压计算,就可以算得最后的输出电压为5*r/(r+1000)伏,即5/(1+1000/r)伏。
所以,如果要达到一定的电压的话,r就不能太小。
如果r真的太小,而导致输出电压不够的话,那我们只有通过减小那个1k的上拉电阻来增加驱动能力。
但是,上拉电阻又不能取得太小,因为当开关闭合时,将产生电流,由于开关能流过的电流是有限的,因此限制了上拉电阻的取值,另外还需要考虑到,当输出低电平时,负载可能还会给提供一部分电流从开关流过,因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端,这样就是一个io口了(51的io口就是这样的结构,其中p0口内部不带上拉,而其它三个口带内部上拉),当我们要使用输入功能时,只要将输出口设置为1即可,这样就相当于那个开关断开,而对于p0口来说,就是高阻态了。
对于漏极开路(od)输出,跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极,oc就变成了od,原理分析是一样的。
另一种输出结构是推挽输出。
推挽输出的结构就是把上面的上拉电阻也换成一个开关,当要输出高电平时,上面的开关通,下面的开关断;而要输出低电平时,则刚好相反。
比起oc或者od来说,这样的推挽结构高、低电平驱动能力都很强。
如果两个输出不同电平的输出口接在一起的话,就会产生很大的电流,有可能将输出口烧坏。
而上面说的oc或od输出则不会有这样的情况,因为上拉电阻提供的电流比较小。
如果是推挽输出的要设置为高阻态时,则两个开关必须同时断开(或者在输出口上使用一个传输门),这样可作为输入状态,avr单片机的一些io口就是这种结构。
在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。
1.电阻作用:
l接电组就是为了防止输入端悬空l减弱外部电流对芯片产生的干扰l保护cmos内的保护二极管,一般电流不大于10mal上拉和下拉、限流l1.改变电平的电位,常用在ttl-cmos匹配2.在引脚悬空时有确定的状态3.增加高电平输出时的驱动能力。
4、为oc门提供电流l那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加上拉电阻。
l如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
反之,l尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!
2、定义:
l上拉就是将不确定的信号通过一个电阻嵌位在高电平!
电阻同时起限流作用!
下拉同理!
l上拉是对器件注入电流,下拉是输出电流l弱强只是上拉电阻的阻值不同,没有什么严格区分l对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
3、为什么要使用拉电阻:
l一般作单键触发使用时,如果ic本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在ic外部另接一电阻。
l数字电路有三种状态:
高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!
l一般说的是i/o端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,i/o端口的输出类似与一个三极管的c,当c接通过一个电阻和电源连接在一起的时候,该电阻成为上c拉电阻,也就是说,如果该端口正常时为高电平,c通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:
比如:
当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入。
l上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流,下拉电阻是用来吸收电流的,也就是你同学说的灌电流线驱动(差动输出)线驱动器是一个源电流输出器件。
在导通状态时,线驱动器输出为电源(vcc);在关断状态时,输出悬空。
因此,线驱动器需要一个灌电流输入接口。
下面表格中给出了一个简单的线驱动器的原理图。
差动输出(欧姆龙称为线性驱动输出)线性驱动输出就是根据rs-422a的数据输送回路。
可通过双股搅合线电缆进行长距离输送集电极开路集电极开路电路是灌电流输出器件。
在关断状态时,集电极开路输出连到地;在导通状态时,集电极开路输出悬空。
因此,集电极开路输出需要一个源电流输入接口。
下面表格中给出了一个简单的集电极开路输出电路的原理图。
推挽式推挽式输出结合了线驱动与集电极开路输出,在关断状态时,推挽式输出接地;在导通状态时,推挽式输出连到电源(vcc)。
推挽输出(欧姆龙称为互补输出)输出回路有2种,即npn与pnp2种晶体管输出。
根据输出信号h或l,2种晶体管输出互相交叉进行on或off动作,使用时,正电源,0v分别为吸合,拉下互补输出是输出电流流出或流入2种动作,特征是信号的上升、下降速度快,可进行导线的长距离延长。
可与开路集电极输入机器(npn/pnp)连接,另外还可以连接到电压输入机器上。
但是为了能更好的发挥未来的性能,一般推荐在电压输入机器上使用电压输入的编码器。
1、所谓“漏型输入”,是一种由plc内部提供输入信号源,全部输入信号的一端汇总到输入的公共连接端com的输入形式。
又称为“汇点输入”。
、输入传感器为接近开关时,只要接近开关的输出驱动力足够,漏型输入的plc输入端就可以直接与npn集电极开路型接近开关的输出进行连接COLOR=#000000但是,当采用pnp集电极开路型接近开关时,由于接近开关内部输出端与0v间的电阻很大,无法提供电耦合器件所需要的驱动电流,因此需要增加“下拉电阻”。
如图。
增加下拉电阻后应注意,此时的plc内部输入信号与接近开关发信状态相反,即接近开关发信时,“下拉电阻”上端为24v,光电耦合器件无电流,内部信号为“0”;未发信时,plc内部dc24v与0v之间,通过光电耦合器件、限流电阻、“下拉电阻”经公共端com构成电流回路,输入为“1”。
下拉电阻的阻值主要决定于plc输入光电耦合器件的驱动电流、plc内部输入电路的限流电阻阻值。
通常情况下,其值为1.52k,计算公式如下:
第一种公式:
r(ve-0.7)/ii-ri式中:
r下拉电阻(k)ve输入电源电压(v)ii最小输入驱动电流(ma)riplc内部输入限流电阻(k)公式中取发光二极管的导通电压为0.7v。
第二种公式:
下拉电阻输入限流电阻/(最小on电压/24v)-输入限流电阻/COLOR1、所谓“源型输入”,是一种由外部提供输入信号电源或使用plc内部提供给输入回路的电源,全部输入信号为“有源”信号,并独立输入plc的输入连接形式。
1、所谓“源型输入”,是一种由外部提供输入信号电源或使用plc内部提供给输入回路的电源,全部输入信号为“有源”信号,并独立输入plc的输入连接形式。
COLOR=#000000/COLOR2、所谓“源型输入”,是一种由外部提供输入信号电源或使用plc内部提供给输入回路的电源,全部输入信号为“有源”信号,并独立输入plc的输入连接形式。
输入传感器为接近开关时,只要接近开关的输出驱动力足够,源型输入的plc输入端就可以直接与pnp集电极开路型接近开关的输出进行连接。
相反,当采用npn集电极开路型接近开关时,由于接近开关内部输出端与24v间的电阻很大,无法提供电耦合器件所需要的驱动电流,因此需要增加“上拉电阻”。
如图。
增加下拉电阻后应注意,此时的plc内部输入信号与接近开关发信状态相反,即接近开关发信时,“上拉电阻”上端为0v,光电耦合器件无电流,内部信号为“0”;未发信时,plc内部dc24v与0v之间,通过光电耦合器件、限流电阻、“上拉电阻”经公共端com构成电流回路,输入为“1”。
上拉电阻的阻值主要决定于plc输入光电耦合器件的驱动电流、plc内部输入电路的限流电阻阻值。
通常情况下,其值为1.52k,其计算公式与下拉电阻计算公式相同。
增长共性或减少共性取决于连接的设备。
漏型有减少共性,打开时电流从负载流向单元。
源型正相反,共性增加,电流从单元流向负载。
以上资料来源于网络,本人只是加以集合,以便应用。
s7-200plc既可接漏型,也可接源型,而300plc一般是源型,欧美一般是源型,输入一般用pnp的开关,高电平输入。
而日韩好用漏型,一般使用npn型的开关也就是低电平输入。
所以选择plc的模块是要分清源型还是漏型的。
使用伺服的时候也应注意是线驱动,还是oc输出,因为这跟上位运动控制器有直接的联系。
一般说来,不光是重要的信号线,只要信号在一段时间内可能出于无驱动状态,就需要处理。
比如说,一个CMOS门的输入端阻抗很高,没有处理,在悬空状况下很容易捡拾到干扰,如果能量足够甚至会导致击穿或者闩锁,导致器件失效。
祈祷输入的保护二极管安全工作吧。
如果电平一直处于中间态,那输出就可能是不确定的情况,也可能是上下MOS都导通,对器件寿命造成影响。
总线上当所有的器件都处于高阻态时也容易有干扰出现。
因为这时读写控制线处于无效状态,所以不一定会引起问题。
你如果觉得自己能够接受的话也就将就了。
但是这时你就要注意到,控制线不能悬空,不然TTL电路的输入端是一个发射极开路引出的结构,拉高或者不接都是高电平,但是强烈建议不要悬空
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 上下 电阻