常用数字逻辑器件注解.docx
- 文档编号:8561638
- 上传时间:2023-01-31
- 格式:DOCX
- 页数:21
- 大小:704.15KB
常用数字逻辑器件注解.docx
《常用数字逻辑器件注解.docx》由会员分享,可在线阅读,更多相关《常用数字逻辑器件注解.docx(21页珍藏版)》请在冰豆网上搜索。
常用数字逻辑器件注解
常用数字逻辑器件的注解
逻辑门电路:
74系列:
74LS002输入端四与非门
74LS022输入端四或非门
74LS04六反相器
74LS082输入端四与门
74LS103输入端3与非门
74LS113输入端3与门
74LS204输入端双与非门
74LS214输入端双与门
74LS273输入端三或非门
74LS282输入端四或非门缓冲器
74LS322输入端四或门
74LS862输入端异或门
CD系列:
4002双4输入端或非门
4011四2输入端与非门
4069六反相器
4072双4输入端或门
计数器:
74LS90二-五-十进制异步计数器
74LS160可预置BCD异步清除计数器
74LS161可预置四位二进制异步清除计数器
74LS162可预置BCD同步清除计数器
74LS163可预置四位二进制同步清除计数器
74LS191二进制同步可逆计数器
74LS192可预置BCD双时钟可逆计数器
74LS193可预置四位二进制双时钟可逆计数器
74LS393双四位二进制加法计数器
CD4518双BCD同步加法计数器
触发器:
74LS73带清除负触发双J-K触发器
74LS74带置位复位正触发双D触发器
74LS76带预置清除双J-K触发器
74LS112带预置清除负触发双J-K触发器
译码器:
74LS1383-8线译码器
74LS139双2-4线译码器
74LS1544线—16线译码器
CD45154位锁存,4线-16线译码器
CD4511BCD锁存,7段译码,驱动器
选择器:
74LS1518选1数据选择器
74LS153双4选1数据选择器
寄存器:
74LS164八位串行入/并行输出移位寄存器
74LS194四位双向通用移位寄存器
74LS95四位并行输入/输出移位寄存器
锁存器:
74LS273带公共时钟复位八D触发器
74LS373三态同相八D锁存器
74LS374三态反相八D锁存器
编码器:
74LS1488-3线优先编码器
加法器:
74LS83四位二进制快速进位全加器
分配器:
CD4017十进制计数/分配器
分频器:
CD406014位二进制串行计数/分频器
比较器:
74LS85四位数字比较器
一、逻辑门电路
(1)74系列
(2)CD系列
二、计数器
(1)74LS90二-五-十进制异步计数器
当计数脉冲由CPA输入,由QA输出时,就构成二进制计数器(或二分频器);当计数脉冲由CPB输入,QD与CPA相连时,则构成五进制计数器(或五分频器);当计数脉冲由CPA输入,QA与CPB相连时,就构成十进制(BCD码)计数器(或十分频器)。
另外,除计数输入CPA和CPB为下降沿作用外,置0端R0
(1)和R0
(2),置9端S9
(1)和S9
(2)都是高电平起作用,因此在使用中,不要将它们随便悬空。
74LS90的管脚图和功能表见图1所示。
(2)74LS160可预置BCD异步清除计数器
74LS161可预置四位二进制异步清除计数器
74LS162可预置BCD同步清除计数器
74LS163可预置四位二进制同步清除计数器
74LS160/161的管脚图和功能表见图2所示。
当74LS160工作在计数状态时,从电路的0000状态开始连续输入10个计数脉冲时,电路将从1001(9)状态返回0000(0)状态,RCO端从高电平跳变到低电平。
而74LS161则是从1111(15)到0000(0)时,RCO端从高电平跳变到低电平。
可以利用RCO端输出的高电平或下降沿作为进位输出信号。
74LS162/163的管脚图和74LS160/161相同,所不同的是74LS162/163采用同步置零的方式,而74LS160/161采用异步置零的方式。
在同步置零的计数器电路中,CLR出现低电平后要等到时钟信号CLK到达时才能将触发器置零。
而在异步置零的计数器电路中,只要CLR出现低电平,触发器立即被置零。
(3)74LS190BCD同步单时钟可逆计数器
74LS191二进制同步单时钟可逆计数器
74LS190/191的管脚图和功能表见图3所示,两者的区别在于74LS190为十进制计数器,而74LS191为十六进制计数器。
CTEN为计数允许端,当允许端为低电平时,计数器允许计数。
MAX/MIN为最大/最小输出端(也称进位/借位信号输出端)。
当计数器作加法计数,且QDQCQBQA=1001(74LS191则为1111)时,MAX/MIN=1,有进位输出;当计数器作减法计数,且QDQCQBQA=0000时,MAX/MIN=1,有借位输出。
当计数器溢出时,MAX/MIN输出端产生一个宽度为一个CLK周期的正脉冲,同时RCO也形成一个宽度等于时钟低电平部分的负脉冲,上述正脉冲或负脉冲的后沿比产生溢出的时钟脉冲上升沿稍微滞后,它们可作为级联信号来用。
(4)74LS192可预置BCD双时钟可逆计数器
74LS193可预置四位二进制双时钟可逆计数器
74LS192/193的管脚图和功能表见图4所示,两者的区别在于74LS192为十进制计数器,而74LS193为十六进制计数器。
74LS192/193为双时钟计数器,加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。
注意:
加到两个时钟端的计数脉冲在时间上应该错开。
当计数器作加法计数,且QDQCQBQA=1001(74LS193则为1111)时,有进位输出,CO端产生一个宽度等于时钟低电平部分的负脉冲;当计数器作减法计数,且QDQCQBQA=0000时,有借位输出,BO端产生一个宽度等于时钟低电平部分的负脉冲。
(5)74LS393双异步四位二进制加法计数器
74LS393的管脚图和功能表见图5所示。
(6)CD4518双BCD同步加法计数器
CD4518的管脚图和功能表见图6所示。
它有两个独立的BCD码加法计数器,通过级联,每片计数长度可达100。
时钟脉冲可由用户设置,可以采用上升沿也可以采用下降沿。
三、触发器
(1)74LS76带预置清零端的双J-K下降沿触发器
74LS76的管脚图和功能表见图7所示。
功能表中带“*”号的状态是不稳定的,当直接置位端S和直接复位端R回到高电平状态时,此状态将不再存在。
(2)74LS73带清零端的双J-K下降沿触发器
74LS73的管脚图和功能表见图8所示。
(3)74LS74带预置清零端的双D上升沿触发器
74LS74的管脚图和功能表见图9所示。
功能表中带“*”号的状态是不稳定的,当直接置位端S和直接复位端R回到高电平状态时,此状态将不再存在。
(4)74LS112带预置清零端的双J-K下降沿触发器
74LS112的管脚图和功能表见图10所示。
三、译码器
(1)74LS1383-8线译码器
74LS138的管脚图和功能表见图11所示。
(2)74LS139双2-4线译码器
74LS139的管脚图和功能表见图12所示。
(3)74LS1544-16线译码器
74LS154的管脚图和功能表见图13所示。
四、选择器
(1)74LS1518选1数据选择器
74LS151的管脚图和功能表见图14所示。
(2)74LS153双4选1数据选择器
74LS153的管脚图和功能表见图15所示。
五、寄存器
(1)74LS164八位串行入/并行输出移位寄存器
74LS164的管脚图和功能表见图16所示。
(2)74LS194四位双向通用移位寄存器
74LS194的管脚图和功能表见图17所示。
74LS194具有左右移位控制、数据并行输入、保持、异步置零(复位)等功能。
SR为数据右移串行输入端,SL为数据左移串行输入端,A、B、C、D为数据并行输入端,QA~QD为数据并行输出端。
移位寄存器的工作状态由控制端S1和S0的状态来指定。
当S1=S0=0时,移位寄存器工作在保持状态;当S1=S0=1时,移位寄存器工作在数据并行输入状态;当S1=1,S0=0时,移位寄存器工作在左移状态;当S1=0,S0=1时,移位寄存器工作在右移状态。
六、锁存器
(1)74LS273带公共时钟复位八D触发器
74LS273的管脚图和功能表见图18所示。
(2)74LS373三态同相八D锁存器
74LS373的管脚图和功能表见图19所示。
(3)74LS374三态反相八D锁存器
74LS374的管脚图和功能表见图20所示。
七、编码器:
74LS1488-3线优先编码器
74LS148的管脚图和功能表见图21所示。
八、分配器
CD4017十进制计数/分配器
CD4017的管脚图和功能表见图22所示。
九、分频器
CD406014位二进制串行计数/分频器
CD4060的管脚图见图23所示。
它是一个14位二进制加法计数器,由时钟脉冲CP1的下降沿触发。
这个计数器虽然有14位,但只有Q4~Q10和Q12~Q1410个引出端,而Q1~Q3和Q11没有引出端。
MR为清零端,高电平起作用。
十一、运算放大器
(1)通用型集成运算放大器LM324
LM324内有四个结构相同、相互独立的运放。
运放内部已有频率补偿电路,应用时可不用外接补偿电容。
LM324用双电源工作,但也能用单电源供电,其电压范围为3~30V,并且有很低的静态功耗。
当电源电压为5V时,其非线性应用(例如接成电压比较器)时的输出电平可和TTL器件相容。
十二、其他器件
555定时器
555定时器是一种将模拟和数字功能巧妙结合在一起的中规模集成电路,电路功能灵活,适用范围广。
只要外接适当的电阻和电容就能构成单稳态电路、多谐振荡电路或施密特电路。
555定时器的管脚图和功能表如图24所示。
1、由555构成单稳态触发电路
由555构成的单稳态触发电路如图25(a)所示。
稳态时输出为低电平,当输入端有负脉冲触发时,电路进入暂稳态,输出为高电平。
暂稳态的时间为:
tp=RCln31.1RC。
电路的波形图见图(b)所示。
这种电路产生的脉冲宽度可从几微秒到数分钟,精度可达0.1%。
2、由555构成多谐振荡电路
由555构成的多谐振荡电路如图26所示。
图(a)所示电路输出端得到的方波周期为:
T=(R1+2R2)Cln20.7(R1+2R2)C
其占空比q=(R1+R2)/(R1+2R2)是固定的。
为得到占空比可调的方波,可采用图(b)所示电路,输出端得到的方波周期为:
T=(RA+RB)Cln20.7(RA+RB)C
其占空比为:
q=RA/(RA+RB)。
3、由555构成施密特触发器
由555构成的施密特触发器如图27(a)所示。
图(b)为它的电压传输特性,正向阀值电压V+=2/3VCC,负向阀值电压V–=1/3VCC,由于VO与VI的高、低电平是反相的,所以它是一个反相输出施密特触发特性。
如果控制电压输入端5脚外接参考电压VCO,则V+=VCO,V–=1/2VCO。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 常用 数字 逻辑 器件 注解