半导体存储器.docx
- 文档编号:9141279
- 上传时间:2023-02-03
- 格式:DOCX
- 页数:18
- 大小:1.38MB
半导体存储器.docx
《半导体存储器.docx》由会员分享,可在线阅读,更多相关《半导体存储器.docx(18页珍藏版)》请在冰豆网上搜索。
半导体存储器
第七章半导体存储器
共需4学时
授课课题
7.1概述
7.2只读存储器(ROM)
7.3随机存储器(RAM)
学时
2
授课时间
2007年5月29日星期四第1、2节(第十二周)
教学目的与要求
1、掌握存储器的分类
2、掌握各种ROM的工作原理、使用方法
3、掌握静态RAM的存储原理、使用方法
教学重点
掌握各种ROM的工作原理、使用方法
掌握静态RAM的存储原理、使用方法
教学难点
掌握各种ROM的工作原理、使用方法
掌握静态RAM的存储原理、使用方法
授课方法
讲授法
教具仪器
教案
教学过程、内容分析、授课提纲
组织教学
考勤
讲授新课
第七章半导体存储器
7.1概述
半导体存储器是一种能存储大量二值信息(或称为二值的数据)的半导体器件。
在电子计算机以及其他一些数字系统的工作过程中,都需要对大量的数据进行存储。
因此,存储器也就成了这些数字系统不可少的组成部分。
由于计算机处理的数据量越来越大,运算速度越来越快,这就要求存储器具有更大的容量和更快的存取速度。
通常都把存储量和存取速度作为评价存储器性能的重要指标。
目前动态存储器的容量已达到
位每片,一些高速随机存储器的存取时间为10ns左右。
因为半导体存储器的存储单元数目极其庞大而器件的引脚数目有限,所以在电路结构上就不可能像寄存器那样把每个存储单元的输入和输出直接引出。
为了解决这个问题,在存储器中给每个存储单元编了一个地址,只有被输入地址代码指定的那些存储单元才能与公共的输入/输出引脚接通,进行数据的读出或写入。
半导体存储器的种类很多,从功能上可以分为只读存储器和随机存储器两大类。
只读存储器在正常工作状态上只能从中读取数据,不能快速地随时修改或重新写入数据。
ROM的优点是电路结构简单,而且在断电以后数据不会丢失,它的缺点是只适用于存储那些固定数据的场合。
只读存储器中又有掩模ROM、可编程ROM和可擦除的可编程ROM几种不同类型。
掩模ROM中的数据在制作时已经确定,无法更改。
PROM中的数据可以由用户根据自己的需要写入,但一经写入以后就不能再修改了。
EPROM里的数据则不但可以由用户根据自己的需要写入,而且还能擦除重写,所以具有更大的使用灵活性。
随机存储器与只读存储器的根本区别在于,正常工作状态下就可以随时向存储器里写入数据或从中读出数据。
根据所采用的存储单元工作原理的不同,又将随机存储器分为静态存储器和动态存储器。
由于动态存储器存储单元的结构非常简单,所以它能达到的集成度远高于静态存储器。
但是动态存储器的存取速度不如静态存储器快。
7.2只读存储器(ROM)
7.2.1掩模只读存储器ROM
根据用户要求专门设计的掩模板把数据:
“固化”在ROM中
电路结构
ROM的电路结构框图
地址译码器:
将输出的地址代码翻译成相应
的控制信号,把指定单元选出,其数据送
输出缓冲器
输出缓冲器
v提高存储器带负载的能力
v实现输出状态三态控制,
与系统总线连接
存储矩阵是存放信息的主体,它由许多存储单元排列组成。
每个存储单元存放一位二值代码(0或1),若干个存储单元组成一个“字”(也称一个信息单元)。
地址译码器有n条地址输入线A0~An-1,2n条译码输出线W0~W2n-1,每一条译码输出线Wi称为“字线”,它与存储矩阵中的一个“字”相对应。
因此,每当给定一组输入地址时,译码器只有一条输出字线Wi被选中,该字线可以在存储矩阵中找到一个相应的“字”,并将字中的m位信息Dm-1~D0送至输出缓冲器。
读出Dm-1~D0的每条数据输出线Di也称为“位线”,每个字中信息的位数称为“字长”。
ROM的存储单元可以用二极管构成,也可以用双极型三极管或MOS管构成。
存储器的容量用存储单元的数目来表示,写成“字数乘位数”的形式。
对于图9-1的存储矩阵有2n个字,每个字的字长为m,因此整个存储器的存储容量为2n×m位。
存储容量也习惯用K(1K=1024)为单位来表示,例如1K×4、2K×8和64K×1的存储器,其容量分别是1024×4位、2048×8位和65536×1位。
输出缓冲器是ROM的数据读出电路,通常用三态门构成,它不仅可以实现对输出数据的三态控制,以便与系统总线联接,还可以提高存储器的带负载能力。
例12位地址输入,4位地址输出,二极管存储器
A1A0:
两位地址代码,能指定四个不同地址
地址译码器:
将四个地址译成W0W3四个高电平输出信号
存储矩阵:
二极管编码器
输出缓冲器:
提高带负载能力
数据表9-1为:
例2MOS管ROM
数据表为
PROM
没使用前,全部数据为1
要存入0:
找到要输入0的单元地址,输入地址代码,使相应字线输出高电平
在相应位线上加高电压脉冲,使DZ导通,大电流使熔断丝熔断
EPROM
7.3随机存储器RAM
随机存取存储器也称随机存储器或随机读/写存储器,简称RAM。
RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息。
根据存储单元的工作原理不同,RAM分为静态RAM和动态RAM。
1.静态随机存储器SRAM
电路结构
SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成,
存储矩阵由许多存储单元排列组成,每个存储单元能存放一位二值信息(0或1),在译码器和读/写电路的控制下,进行读/写操作。
地址译码器一般都分成行地址译码器和列地址译码器两部分,行地址译码器将输入地址代码的若干位A0~Ai译成某一条字线有效,从存储矩阵中选中一行存储单元;列地址译码器将输入地址代码的其余若干位(Ai+1~An-1)译成某一根输出线有效,从字线选中的一行存储单元中再选一位(或n位),使这些被选中的单元与读/写电路和I/O(输入/输出端)接通,以便对这些单元进行读/写操作。
读/写控制电路用于对电路的工作状态进行控制。
CS称为片选信号,当CS=0时,RAM工作,CS=1时,所有I/O端均为高阻状态,不能对RAM进行读/写操作。
称为读/写控制信号。
R/W=1时,执行读操作,将存储单元中的信息送到I/O端上;当R/W=0时,执行写操作,加到I/O端上的数据被写入存储单元中。
SRAM的静态存储单元
静态RAM的存储单元如图所示,图(a)是由六个NMOS管(V1~V6)组成的存储单元。
V1、V2构成的反相器与V3、V4构成的反相器交叉耦合组成一个RS触发器,可存储一位二进制信息。
Q和Q是RS触发器的互补输出。
V5、V6是行选通管,受行选线X(相当于字线)控制,行选线X为高电平时Q和Q的存储信息分别送至位线D和位线D。
V7、V8是列选通管,受列选线Y控制,列选线Y为高电平时,位线D和D上的信息被分别送至输入输出线I/O和I/O,从而使位线上的信息同外部数据线相通。
SRAM存储单元
(a)六管NMOS存储单元;(b)六管CMOS存储单元
读出操作时,行选线X和列选线Y同时为“1”,则存储信息Q和Q被读到I/O线和I/O线上。
写入信息时,X、Y线也必须都为“1”,同时要将写入的信息加在I/O线上,经反相后I/O线上有其相反的信息,信息经V7、V8和V5、V6加到触发器的Q端和Q端,也就是加在了V3和V1的栅极,从而使触发器触发,即信息被写入。
由于CMOS电路具有微功耗的特点,目前大容量的静态RAM中几乎都采用CMOS存储单元,其电路如图9-13(b)所示。
CMOS存储单元结构形式和工作原理与图9-13(a)相似,不同的是图(b)中,两个负载管V2、V4改用了P沟道增强型MOS管,图中用栅极上的小圆圈表示V2、V4为P沟道MOS管,栅极上没有小圆圈的为N沟道MOS管。
2.动态随机存储器(DRAM)
动态RAM的存储矩阵由动态MOS存储单元组成。
动态MOS存储单元利用MOS管的栅极电容来存储信息,但由于栅极电容的容量很小,而漏电流又不可能绝对等于0,所以电荷保存的时间有限。
为了避免存储信息的丢失,必须定时地给电容补充漏掉的电荷。
通常把这种操作称为“刷新”或“再生”,因此DRAM内部要有刷新控制电路,其操作也比静态RAM复杂。
尽管如此,由于DRAM存储单元的结构能做得非常简单,所用元件少,功耗低,所以目前已成为大容量RAM的主流产品。
动态MOS存储单元有四管电路、三管电路和单管电路等。
四管和三管电路比单管电路复杂,但外围电路简单,一般容量在4K以下的RAM多采用四管或三管电路。
图9-14(a)为四管动态MOS存储单元电路。
图中,V1和V2为两个N沟道增强型MOS管,它们的栅极和漏极交叉相连,信息以电荷的形式储存在电容C1和C2上,V5、V6是同一列中各单元公用的预充管,φ是脉冲宽度为1μs而周期一般不大于2ms的预充电脉冲,CO1、CO2是位线上的分布电容,其容量比C1、C2大得多。
动态MOS存储单元
(a)四管动态MOS存储单元;(b)单管动态MOS存储单元
若C1被充电到高电位,C2上没有电荷,则V1导通,V2截止,此时Q=0,Q=1这一状态称为存储单元的0状态;反之,若C2充电到高电位,C1上没有电荷,则V2导通,V1截止,Q=1,Q=0,此时称为存储单元的1状态。
当字选线X为低电位时,门控管V3、V4均截止。
在C1和C2上电荷泄漏掉之前,存储单元的状态维持不变,因此存储的信息被记忆。
实际上,由于V3、V4存在着泄漏电流,电容C1、C2上存储的电荷将慢慢释放,因此每隔一定时间要对电容进行一次充电,即进行刷新。
两次刷新之间的时间间隔一般不大于20ms。
在读出信息之前,首先加预充电脉冲φ,预充管V5、V6导通,电源UDD向位线上的分布电容CO1、CO2充电,使D和D两条位线都充到UDD。
预充脉冲消失后,V5、V6截止,CO1、CO2上的信息保持。
要读出信息时,该单元被选中(X、Y均为高电平),V3、V4导通,若原来存储单元处于0状态(Q=0,Q=1),即C1上有电荷,V1导通,C2上无电荷,V2截止,这样CO1经V3、V1放电到0,使位线D为低电平,而CO2因V2截止无放电回路,所以经V4对C1充电,补充了C1漏掉的电荷,结果读出数据仍为D=1,D=0;反之,若原存储信息为1(Q=1,Q=0),C2上有电荷,则预充电后CO2经V4、V2放电到0,而CO1经V3对C2补充充电,读出数据为D=0,D=1,可见位线D、D上读出的电位分别和C2、C1上的电位相同。
同时每进行一次读操作,实际上也进行了一次补充充电即刷新。
写入信息时,首先该单元被选中,V3、V4导通,Q和Q分别与两条位线连通。
若需要写0,则在位线D上加高电位,D上加低电位。
这样D上的高电位经V4向C1充电,使Q=1,而C2经V3向D放电,使Q=0,于是该单元写入了0状态。
图(b)是单管动态MOS存储单元,它只有一个NMOS管和存储电容器CS,CO是位线上的分布电容(CO>>CS)。
显然,采用单管存储单元的DRAM,其容量可以做得更大。
写入信息时,字线为高电平,V导通,位线上的数据经过V存入CS。
读出信息时也使字线为高电平,V管导通,这时CS经V向CO充电,使位线获得读出的信息。
设位线上原来的电位UO=0,CS原来存有正电荷,电压US为高电平,因读出前后电荷总量相等,因此有USCS=UO(CS+CO),因CO>>CS,所以UO< 例如读出前US=5V,CS/CO=1/50,则位线上读出的电压将仅有0.1V,而且读出后CS上的电压也只剩下0.1V,这是一种破坏性读出。 因此每次读出后,要对该单元补充电荷进行刷新,同时还需要高灵敏度读出放大器对读出信号加以放大。 地址译码器: 行地址译码选出一行,列地址译码选出一列(或几列) 2114RAM(1024×4位) 作业: 检测题(一、三) 第七章半导体存储器 共需4学时 授课课题 7.4存储容量的扩展 7.5用存储器实现组合逻辑函数 学时 2 授课时间 2007年5月31日星期四第1、2节 教学目的与要求 1、掌握存储器容量的扩展方法 2、掌握用存储器实现组合逻辑函数 教学重点 掌握存储器容量的扩展方法 掌握用存储器实现组合逻辑函数 教学难点 掌握存储器容量的扩展方法 掌握用存储器实现组合逻辑函数 授课方法 讲授法 教具仪器 教案 教学过程、内容分析、授课提纲 组织教学 考勤 复习旧课 复习只读存储器、随机存储器的工作原理 讲授新课 7.4存储器容量的扩展 1、位数的扩展 通常RAM芯片的字长多设计成1位、4位、8位等,当实际的存储器系统的字长超过RAM芯片的字长时,需要对RAM实行位扩展。 位扩展可以利用芯片的并联方式实现,即将RAM的地址线、 R//W线和片选信号线对应地并接在一起,而各个片子的输入/输出(I/O)作为字的各个位线。 例把1024*4的RAM扩展为1024*8的RAM 例把1024*1的RAM芯片扩展成1024*8的RAM。 首先要确定的是需要几片1024*1的RAM。 然后确定怎么连接。 2、字数的扩展 字数的扩展可以利用外加译码器控制芯片的片选输入端来实现。 例将1K*4的RAM芯片扩展为2K*4的存储器系统。 第一片的存储容量为1K*4 地址范围是 A10A9A8A7…A0 00000000000000H 011111111113FFH 第二片的存储容量为1K*4 地址范围是 A10A9A8A7…A0 10000000000400H 111111111117FFH 例: 将1K*4的RAM扩展为4K*8的存储器系统。 解: 所需的芯片数量为4K*8/1K*4=8片 地址总线为12根,数据总线为8根。 具体连接如下: 7.5用存储器实现组合逻辑函数 从存储器的角度看,只要将逻辑函数的真值表事先存入ROM,便可用ROM实现该函数。 例如,在表9-1的ROM数据表中,如果将输入地址A1、A0看成两个输入逻辑变量,而将数据输出D3、D2、D1、D0看成一组输出逻辑变量,则D3、D2、D1、D0就是A1、A0的一组逻辑函数,表9-1就是这一组多输出组合逻辑函数的真值表,因此该ROM可以实现表9-1中的四个函数(D3、D2、D1、D0),其表达式为 从组合逻辑结构来看,ROM中的地址译码器 形成了输入变量的所有最小项,即每一条字线 对应输入地址变量的一个最小项。 在右图中, 因此,上式又可以写成 ROM的阵列框图, 用ROM实现逻辑函数一般按以下步骤进行: ①根据逻辑函数的输入、输出变量数目,确定ROM的容量,选择合适的ROM。 ②写出逻辑函数的最小项表达式,画出ROM的阵列图。 ③根据阵列图对ROM进行编程。 例: 用ROM设计八段字符译码器,以输入地址A3A2A1A0为DCBA,以输出数据D0D1……D7作为a,b,……,g,h 例用ROM产生组合逻辑函数: Y1=ABC+ABC Y2=ABCD+BCD+ABCD Y3=ABCD+ABCD Y4=ABCD+ABCD 解: 将原函数化成最小项之和形式: Y1=m2+m3+m6+m7 Y2=m6+m7+m10+m14 Y3=m4+m14 Y4=m2+m15 列出数据表: 实现图: 作业: 检测题(四、五、六)7.37.47.77.97.10
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体 存储器
![提示](https://static.bdocx.com/images/bang_tan.gif)