FPGA实验报告实验1Word文档格式.docx
- 文档编号:20059362
- 上传时间:2023-01-16
- 格式:DOCX
- 页数:11
- 大小:400.58KB
FPGA实验报告实验1Word文档格式.docx
《FPGA实验报告实验1Word文档格式.docx》由会员分享,可在线阅读,更多相关《FPGA实验报告实验1Word文档格式.docx(11页珍藏版)》请在冰豆网上搜索。
通信1301
指导教师:
刘桂华
西南科技大学信息工程学院制
实验题目:
基于原理图的十进制计数器设计
一、实验原理
1、实验设计的示意图如下图所示:
FPGA
2、七段数码管译码器的设计:
七段数码管属于数码管的一种,是由7段二极管组成。
按发光二极管单元衔接方式分为共阳极数码管和共阳极数码管。
本实验使用共阳数码管。
它是指将一切发光二极管的阳极接到一同构成公共阳极(COM)的数码管。
共阳数码管在应用时应将公共极COM接到电源VCC上,当某一字段发光二极管的阴极为低电平相应字段就点亮,当某一字段的阴极为高电平相应字段就不亮。
显示译码器,一般是将一种编码译成十进制码或特定的编码,并通过显示器件将译码器的状态显示出来。
下图是七段译码管的显示真值表,对逻辑功能进行分析:
数码
输入
输出
对应码(h)
A3
A2
A1
A0
A
B
C
D
E
F
G
1
81
CF
2
92
3
86
4
CC
5
A4
6
7
8F
8
80
9
84
88
b
E0
B1
d
C2
B0
B8
为了实现译码功能,采用“最小项译码器+逻辑门电路”的方法实现。
最小项译码器输出能产生输入变量的所有最小项,而任何一个组合逻辑函数都可以变换为最小项之和的标准形式,故采用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。
当译码器输出低电平有效时,一般选用与非门;
当译码器输出高电平有效时,一般选用或门。
本实验可以采用ISE软件自带的“Decoder”库中的4线-16线译码器D4_16E(带使能端,输出高电平有效)和“Logic”库中的16输入或门OR16。
由于D4-16E输出高电平有效,所以或门可以选择其中不能使数码管某段亮的输入,从而达到控制数码管每段的亮灭。
因此,将每段需要灭的译码器输出相或起来就可得到每段数码管的译码器。
2、十进制计数器的设计原理
调用ISE软件自带的“Counter”库中的十进制计数器CD4CE。
CD4CE是一个同步十进制器,输入有异步清零控制端CLR、工作使能控制端CE和时钟输入端C,输出有BCD码计数值输出端Q3~Q0,进位输出端TC和输出状态标志位CEO。
3、基于原理图自底向上的设计方法流程
本实验为完成设计,采用了自底向上的设计流程。
自底向上设计是一种设计程序的过程和方法,是在设计具有层次结构的大型程序时,先设计一些较下层的程序,即去解决问题的各个不同的小部分,然后把这些部分组合成为完整的程序。
自底向上设计是从底层(具体部件)开始的,实际中无论是取用已有模块还是自行设计电路,其设计成本和开发周期都优于自顶向下法;
但由于设计是从最底层开始的,所以难以保证总体设计的最佳性,例如电路结构不优化、能够共用的器件没有共用。
二、实验步骤
1、创建工程。
为工程,为工程命名、指定存储路径个文件夹。
2、绘制原理图
(1)第一层:
每段数码管编译器
(2)第二层:
数码管编译器
(3)第三层:
完成整个原理图
3、仿真。
建立激励文件,在以上每个原理图绘制王成后进行仿真。
仿真后的波形如图所示:
4、执行综合
阅读综合结果报告,记录其中关于时钟频率、资源消耗等关键数据。
5、管脚约束
本实验中使用了板上的拨动开关SW1,SW2,SW3控制输入使能信号,清零信号,数码管选通信号。
按键k2作为时钟信号,本设计中由于采用了按键输入作为计数器时钟,因而使用PACE将无法锁定clk信号到按键k2的连接引脚上。
但可通过直接编辑约束文件,添加相关约束开关来达到目的。
以四位一体的共阳极数码管中的一个数码显示为数据输出。
三、实验结果及分析
1、分析本次实验所完成的工程文件结构关系
本实验最后在工程文件下生成了三层文件。
从外到内分别为:
第一层为最外层原理图:
segcnt10.sch;
第二层有两个子文件分别为:
seg7.sch和seg7cnt10.ucf
第三层在seg7.ch下有七个子文件,分别为各段数码管译码的原理图。
2、分析仿真软件运行出的结果
(1)译码器仿真结果分析:
当A[3:
0]网线端口输入随时钟信号从0000变化到1111时,输出信号segA到segF与真值表的变化一致,显然与预期的功能一致
(2)整体仿真结果分析:
观察波形图,当每没来一个上升沿时钟信号,A[3:
0]输出端口的构成的二进制数增加1,从0000并变化到1111,显然计数器功能正常。
对应segA到segF输出端口的变化与真值表的变化一致。
三、实验思考题解答(实验指导书要求的思考题)
1、如何分析仿真软件运行出的结果?
观察波形,在每个时钟周期分析在对应输入信号下输出结果是否与真值表一致。
2、在仿真激励信号的设计上组合电路和时序电路分别关注的重点是什么?
为什么?
组合逻辑电路主要关注对每个时钟周期输入信号的变化设计,使输出波形能够方便地与真值表进行比较对照。
而时序电路主要关注时钟信号的输入,上升沿或下降沿信号的来临。
四、体会
1、由于第一次做实验,对软件不熟悉,造成实验进度缓慢。
以后要多进行练习。
2、实验中对原理有充分理解,才能顺利地绘制出正确的原理图。
开始时由于没有注意到译码器为低电平有效,造成了理解上的误区,波形恰好相反。
3、实验过程中需要边设计,边保存,避免出现闪退或其他意外情况。
实验时由于出现几次闪退,导致几次努力白费。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 实验 报告