脉冲信号发生器.docx

脉冲信号发生器.docx

《脉冲信号发生器.docx》由会员分享，可在线阅读，更多相关《脉冲信号发生器.docx（27页珍藏版）》请在冰豆网上搜索。

脉冲信号发生器

电子技术综合训练

设计报告

题目：

脉冲信号发生器

姓名：

丁旺鹏

学号：

08230625

班级：

08级电气及其自动化6班

同组成员：

魏飞龙

指导教师：

李恒杰

日期：

20101231

摘要

利用555定时器组成的多谐振荡器脉冲产生产生1kHZ矩形波，经过74LS161计数器降频可以产生100HZ的矩形波，再由HEF4046BP和HEF4518BP组成的锁相环升频电路变成10KHZ。

控制电路利用74LS161和CD4052控制信号灯，三种控制信号可以通过一个开关控制。

目录

1设计任务和要求…………………………………………………………?

1.1设计任务……………………………………………………………?

1.2设计要求…………………………………………………………….?

2系统设计…………………………………………………………………?

2.1系统要求…………………………………………………………….?

2.2方案设计……………………………………………………………?

2.3系统工作原理……………………………………………………….?

3单元电路设计……………………………………………………………?

3.1单元电路A（单元电路的名称）……………………………………?

3.1.1电路结构及工作原理……………………………………………?

3.1.2电路仿真…………………………………………………………?

3.1.3元器件的选择及参数确定……………………………………………?

3.2单元电路B（单元电路的名称）……………………………………?

3.2.1电路结构及工作原理…………………………………………?

3.2.2电路仿真…………………………………………………………?

3.2.3元器件的选择及参数确定…………………………………………….?

4系统仿真……………………………………………………………………?

.

5电路安装、调试与测试……………………………………………………?

5.1电路安装………………………………………………………………?

5.2电路调试………………………………………………………………?

5.3系统功能及性能测试…………………………………………………?

5.3.1测试方法设计………………………………………………………?

5.3.2测试结果及分析……………………………………………………?

6结论…………………………………………………………………………?

7参考文献……………………………………………………………………?

8总结、体会和建议

附录

一、设计任务和要求

1.1设计任务

设计并制作一个脉冲信号发生器。

1.2设计要求

1、能够输出1KHZ脉冲波；

2、由该1KHZ脉冲信号产生100HZ脉冲信号；

3、由100HZ脉冲信号产生10KHZ脉冲信号；

4、输出信号能够在这三种信号中通过电子开关进行选择，电子开关由按键控制，并且能够对选择的信号用发光二极管指示；

5、按照要求，设计电路原理图，用multisim进行仿真，用万用板焊接元器件，完成调试、测试，撰写设计报告。

二、系统设计

2.1系统要求

运用所学到的数电模电知识查找到的资料结合实际，设计原理图，焊接元器件，要求满足课设课题要求。

2.2方案设计

先做出555定时器组成的多谐振荡器产生产生1kHZ矩形波，这是第一路输出。

1kHZ矩形波经过74LS161计数器降频可以产生100HZ的矩形波，此为第二路输出。

100HZ的矩形波由HEF4046BP和HEF4518BP组成的锁相环升频电路变成10KHZ，构成第三路输出。

控制电路利用74LS161控制信号灯，CD4052控制三种信号输出，通过一个开关给74ls161触发信号，控制模拟开关选择一路输出和相应信号灯亮。

2.3系统工作原理

555定时器组成的多谐振荡器脉冲产生产生预期频率脉冲信号，再由计数器分频电路和锁相环升频电路得到相应频率的脉冲信号。

根据每一部分的设计方案，我们最终选择的方案为555定时器组成的多谐振荡器、74LS161计数器设计的同步十进制加法计数器降频电路和锁相环升频电路,还有CD4052构成的模拟开关数据选择电路.

三单元电路设计

3.1555定时器组成的多谐振荡器

3.1.1电路结构及工作原理

通电源后，电容C1被充电，当Vc上升到2Vcc/3时，使Vo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，Vc下降。

当Vc下降到Vc/3时，V0翻转为高电平。

电容器C放电所需的时间为

Tl=R5Cln2≈0.7R5C

当放电结束，T截止，Vcc将通过R1、R2向电容器C充电，Vc由Vcc/3上升到2Vcc/3所需时间为

Th=（R4+R5）Cln2≈0.7（R4+R5）C

其震荡频率为

f=1/（Tl+Tp）≈1.43/（R4+2R5）C

3.1.2电路仿真

3.1.3元器件的选择及参数确定

R4=5k，R5=5k，C1=100nF，C2=0.1uF

3.274LS161计数器降频电路

3.2.1电路结构及工作原理

将1kHZ的脉冲降频为100HZ的脉冲信号需要利用十进制计数器将频率降低，其中1kHZ的脉冲作为计数器CLK信号，十进制计数器的进位信号作为输出脉冲，则输出脉冲频率为100hz。

故采用的方法有利用十六进制计数器74LS161和与非门构成的十进制计数器。

74LS161同步四位二进制计数器（直接清零）

 原理：

这种同步可预置四位二进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。

对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。

这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。

缓冲时钟输入将在时钟输入上升沿触发四个触发器。

这种计数器是可全编程的，即输出可预置到任何电平。

当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。

清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。

有了超前进位电路后，无须另加门，即可级联出n位同步应用的计数器。

它是借助于两个计数使能输入和一个动态进位输出来实现的。

两个计数使能输入（ENP和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。

因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。

此高电平溢出进位脉冲可用来使能其后的各个串联级。

使能ENP和ENT输入的跳变不受时钟输入的影响。

电路有全独立的时钟电路。

改变工作模式的控制输入（使能ENP、ENT或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。

计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。

3.2.2电路仿真

3.2.3元器件的选择及参数确定

选用74ls161，74ls00,74ls04，输入端接1kHz脉冲信号。

3.3锁相环倍频电路

3.3.2电路结构及工作原理

锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控

制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控

制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成，如图1所示。

压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由

低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入

端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生

的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高

频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小VCO输出频

率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自

动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁

相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常

灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定

的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同

工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电

路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围

宽（为3V－18V），输入阻抗高（约100MΩ），动态功耗小，在中心频率f0为10kHz

下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用16脚双

列直插式

CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的

微弱输入信号变成方波或脉冲信号送至两相位比较器。

源跟踪器是增益为1的放

大器，VCO的输出电压经源跟踪器至10脚作FM解调用。

齐纳二极管可单独使

用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。

综上所述，CD4046工作原理如下：

输入信号Ui从14脚输入后，经放大器

A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，

则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比

较器输出的误差电压UΨ则反映出两者的相位差。

UΨ经R3、R4及C2滤波后

得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率

f2，使f2迅速逼近信号频率f1。

VCO的输出又经除法器再进入相位比较器Ⅰ，

继续与Ui进行相位比较，最后使得f2＝f1，两者的相位差为一定值，实现了相

位锁定。

若开关K拨至13脚，则相位比较器Ⅱ工作，过程与上述相同，不再赘

述。

下面介绍CD4046典型应用电路。

下图用CD4046与BCD加法计数器CD4518构成的100倍频电路。

刚开机

时，f2可能不等于f1，假定f2

后Ud逐渐升高使VCO输出频率f2迅速上升，f2增大值至f2=f1，如果此时Ui

滞后U0，则相位比较器Ⅱ输出UΨ为低电平。

UΨ经滤波后得到的Ud信号开始

下降，这就迫使VCO对f2进行微调，最后达到f2/N=f1，并且f2与f1的相位差

Δφ=0°。

进入锁定状态。

如果此后f1又发生变化，锁相环能再次捕获f1，使f2与f1相位锁定。

由于电路设计中要求用100HZ的脉冲信号产生10KHZ的脉冲信号，因此，我们想到了用锁相环CD4046和两个十进制计数器74LS160构成频率变化100倍的变频电路。

3.3.2元器件的选择及参数确定

选用CD4046、CD4518、电容0.01uF、2.2uF、电阻64k、1M.

4系统仿真

5电路安装、调试与测试

5.1电路安装

1.器件导线布置应紧凑合理。

2.加热时应尽量使烙铁头接触印制板上铜箔和元器件引线。

3.对接的元件接线最好先绞和后再上锡。

4.烙铁在焊接处停留的时间不宜过长。

5.烙铁离开焊接处后，被焊接的零件不能立即移动，否则因焊锡尚未凝固而使零件容易脱焊。

6.引线直接穿过通孔，焊接时使适量的熔化焊锡在焊盘上方均匀地包围沾锡的引线，形成一个圆锥体模样，待其冷却凝固后，把多余部分的引线剪去。

7.电烙铁通电后温度高达250摄氏度以上，不用时应放在烙铁架上，但较长时间不用时应切断电源，防止高温“烧死”烙铁头（被氧化）。

要防止电烙铁烫坏其他元器件，尤其是电源线，若其绝缘层被烙铁烧坏而不注意便容易引发安全事故。

8.不要把电烙铁猛力敲打，以免震断电烙铁内部电热丝或引线而产生故障。

9.焊接时不要用烙铁头摩擦焊盘，要靠表面清理和预焊来增强焊料润湿性能。

耐热性差的元器件应使用工具辅助散热，如镊子。

按照原理图，先焊接555定时器组成的多谐振荡器脉冲产生产生1kHZ矩形波，调试完成后接74LS161计数器降频可以产生100HZ的矩形波，再调试，一步一步，连线较少，易排查错误。

再安装由HEF4046BP和HEF4518BP组成的锁相环升频电路变成10KHZ。

控制电路利用74LS161和CD4052控制信号灯，三种控制信号可以通过一个开关控制。

5.2电路调试

每做一个单元电路，调试一次，发现错误查线，查器件参数，要坚持边焊接边排查，总电路出来后，再调试控制电路是否出现错误。

5.3系统功能及性能测试

经调试，调试，测试焊接的电路板完全实现了设计要求，性能稳定。

5.3.1测试方法设计

在CD4052的Y输出端连接一根出线接示波器，再在每个脉冲信号发生单元电路输出端引出一条线，如果单元电路输出正常，而控制电路输出显示不正常，则排查控制电路接线。

5.3.2测试结果及分析

测试结果正常，控制电路是一个开关电路，用CD4052完成功能，输出有点失真，但在要求不高不精密的电路中可以完成设计要求。

6结论

利用555定时器组成的多谐振荡器脉冲可以产生稳定的1kHZ矩形波，1kHZ矩形波经过74LS161构成十进制计数器降频可以产生100HZ的矩形波，100HZ的矩形波再由HEF4046BP和HEF4518BP组成的锁相环升频电路变成10KHZ。

控制电路利用74LS161和CD4052控制信号灯和总的输出，通过一个单刀双掷开关控制三种脉冲信号的切换。

7参考文献

[1]康华光电子技术基础---模拟部分［M］北京：

高等教育出版社，2000，7

[2]童诗白模拟电子技术基础［M］北京：

高等教育出版社，2000，10

[3]毕满清电子技术实验与课程设计（第三版）［M］北京：

机械工业出版社，2005，7

[4]康华光电子技术基础---数字部分［M］北京：

高等教育出版社，2006，1

8总结、体会和建议

本次为期三周的电子课程设计，我们经历了最初的总体方案选择，方案最优化，电路仿真，购买器件，电路焊接与调试，到最后的课设报告的书写，共经历了从理论到实际操作的六大过程。

通过本次脉冲信号发生器电子课程设计，我对模拟电子技术中正弦波信号的产生和数字电子技术中脉冲信号的形成及波形频率变换有了更深入的了解。

从中我们学习到了许多之前都没学习到的知识与实践技能。

更重要的是认识到课程设计实践环节的重要意义和工程实践问题与理论基础知识的差距。

以下是对本次课设的一点心得体会：

1设计制作一个电子电路，并不仅仅只有一种实现方案。

往往有着许多的设计方案，在设计时要开阔思路，列出能想到和查阅到的所有方案，然后进行各个方案的比较分析（包括结果的准确性，电路的复杂性，可靠性及经济性），确定最佳的设计方案。

2工程实践问题与理论基础是有差别的。

既使设计原理完全符合理论要求，仿真结果也满足设计指标，但用电路板做成电路后实际结果仭可能出现问题。

这是因为理论是在理想条件下完全满足的，但在实际电路中要考虑环境因素。

所以我们要通过对实际电路的调试分析和实际经验不断地完善优化设计电路。

所以，如课设之类的实践综合训练要给予足够的重视，把握好每一次的课程设计实践活动，就能或多或少提高自身的实践能力和创新能力。

附录

8-1元器件明细表

555定时器1个74LS1612个CD40521个

CD45181个7404N4个7400N4个

电阻5k欧1个4.3k欧2个500欧3个1M个100k1个68k1个

电容100nF1个1uF1个0.01Uf1个2.2uF1个

开关1个

施密特触发器也有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阀值电压。

　　门电路有一个阈值电压，当输入电压从低电平上升到阈值电压或从高电平下降到阈值电压时电路的状态将发生变化。

施密特触发器是一种特殊的门电路，与普通的门电路不同，施密特触发器有两个阈值电压，分别称为正向阈值电压和负向阈值电压。

在输入信号从低电平上升到高电平的过程中使电路状态发生变化的输入电压称为正向阈值电压，在输入信号从高电平下降到低电平的过程中使电路状态发生变化的输入电压称为负向阈值电压。

正向阈值电压与负向阈值电压之差称为回差电压。

　　它是一种阈值开关电路，具有突变输入——输出特性的门电路。

这种电路被设计成阻止输入电压出现微小变化（低于某一阈值）而引起的输出电压的改变。

　　利用施密特触发器状态转换过程中的正反馈作用，可以把边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。

输入的信号只要幅度大于vt+，即可在施密特触发器的输出端得到同等频率的矩形脉冲信号。

　　当输入电压由低向高增加，到达V+时，输出电压发生突变，而输入电压Vi由高变低，到达V-，输出电压发生突变，因而出现输出电压变化滞后的现象，可以看出对于要求一定延迟启动的电路，它是特别适用的.

2降频电路（将1khz的脉冲信号变成100hz）：

将1kHZ的脉冲降频为100HZ的脉冲信号需要利用十进制计数器将频率降低，其中1kHZ的脉冲作为计数器CLK信号，十进制计数器的进位信号作为输出脉冲，则输出脉冲频率为100hz。

故采用的方法有利用单独的十进制计数器74LS160、十六进制计数器74LS161和与非门构成的十进制计数器和利用触发器构成的十进制计数器等。

74LS160芯片同步十进制计数器（直接清零）

 ·用于快速计数的内部超前进位

 ·用于n位级联的进位输出

 ·同步可编程序

 ·有置数控制线

 ·二极管箝位输入

 ·直接清零

 ·同步计数

 本电路是由4个主从触发器和用作除2计数器及计数周期长度为除5的3位2进制计数器所用的附加选通所组成。

有选通的零复位和置9输入。

为了利用本计数器的最大计数长度（十进制），可将B输入同QA输出连接，输入计数脉冲可加到输入A上，此时输出就如相应的功能表上所要求的那样。

LS90可以获得对称的十分频计数，办法是将QD输出接到A输入端，并把输入计数脉冲加到B输入端，在QA输出端处产生对称的十分频方波。

74LS161同步四位二进制计数器（直接清零）

74LS162同步十进制计数器（同步清零）

74LS163同步四位二进制计数器（同步清零）

 ·用于快速计数的内部超前进位

 ·用于n位级联的进位输出

 ·同步可编程序

 ·有置数控制线

 ·二极管箝位输入

 ·直接清零

 ·同步计数

 原理：

这种同步可预置四位二进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。

对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。

这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。

缓冲时钟输入将在时钟输入上升沿触发四个触发器。

这种计数器是可全编程的，即输出可预置到任何电平。

当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。

清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。

有了超前进位电路后，无须另加门，即可级联出n位同步应用的计数器。

它是借助于两个计数使能输入和一个动态进位输出来实现的。

两个计数使能输入（ENP和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。

因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。

此高电平溢出进位脉冲可用来使能其后的各个串联级。

使能ENP和ENT输入的跳变不受时钟输入的影响。

电路有全独立的时钟电路。

改变工作模式的控制输入（使能ENP、ENT或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。

计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定

1.利用74LS161连接成的十进制计数器：

因需要得到100HZ的脉冲信号故在（a）中的输出信号应为CR端口输出的信号，（b）图中的输出信号为CO端口输出的信号。

2利用JK触发器制作十进制计数器：

根据时钟方程、输出方程和状态方程可以得到用JK触发器所得到的十进制计数器

升频电路部分将（100hz的脉冲信号变成10khz）：

锁相环、计数器。

锁相环CD4046应用介绍

锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控

制闭环系统叫做锁相环，简称PLL。

它广泛应用于广播通信、频率合成、自动控

制及时钟同步等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成，如图1所示。

压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由

低通滤波器上建立起来的平均电压Ud大小决定。

施加于相位比较器另一个输入

端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生

的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高

频分量后，得到一个平均值电压Ud。

这个平均值电压Ud朝着减小VCO输出频

率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自

动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁

相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。

锁相环应用非常

灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定

的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同

工作的需要。

过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电

路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围

宽（为3V－18V），输入阻抗高（约100MΩ），动态功耗小，在中心频率f0为10kHz

下功耗仅为600μW，属微功耗器件。

图2是CD4046的引脚排列，采用16脚双

列直插式，各引脚功能如下：

1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。

2脚相位比

较器Ⅰ的输出端。

3脚比较信号输入端。

4脚压控振荡器输出端。

5脚禁止端，

高电平时禁止，低电平时允许压控振荡器工作。

6、7脚外接振荡电容。

8、16

脚电源的负端和正端。

9脚压控振荡器的控制端。

10脚解调输出端，用于FM解

调。

11、12脚外接振荡电阻。

13脚相位比较器Ⅱ的输出端。

14脚信号输入端。

15

脚内部独立的齐纳稳压管负极。

图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、

线性放大器、源跟随器、整形电路等部分构成。

比较器Ⅰ采用异或门结构，当两